tech-seminar.jp

本セミナーでは、EUVレジストの概要とその評価方法に関する基礎知識、EUVリソグラフィーの基礎知識、EUVフォトプロセスの最適化方法、評価方法について解説いたします。
SPIE Advanced Lithography + Patterning 2026 の聴講報告も行う予定となっております。

本セミナーでは、絶縁材料の劣化要因とメカニズムや評価法、車載電装部品に向けた絶縁材料の耐電圧化、耐熱化、高熱伝導性についての技術ノウハウについて詳解いたします。

本セミナーでは、半導体の後工程から基板実装、完成品の保管・取り付けに至るまでの各工程における静電気 (ESD) 対策について、講師の実務経験をもとに、実践的なポイントと留意点を解説いたします。

本セミナーでは、半導体の後工程から基板実装、完成品の保管・取り付けに至るまでの各工程における静電気 (ESD) 対策について、講師の実務経験をもとに、実践的なポイントと留意点を解説いたします。

本セミナーでは、半導体デバイスの製造方法を基礎から解説いたします。
ウエハ上にトランジスタや配線を形成する前工程と、個片化してパッケージに組み立てる後工程それぞれについて、個別のプロセスの内容とその意味合い、デバイスの進化に伴う技術の変化まで俯瞰いたします。
また、最新のデバイス動向から、今求められるプロセス技術とそれに用いられる材料、デバイスの信頼性への影響などについても解説いたします。

本セミナーでは、最新の国際学会 (IEDM・VLSI・ECTC) 、主要書籍、Web情報をもとに、現在注目を集めるプロセス・デバイス技術とチップレット関連技術を体系的に整理し解説します。さらに、それらの技術に関する日本・米国を中心とした特許出願状況を、無料特許データベース (J-PlatPat、Espacenet、ULTRA Patent 等) を用いた簡易分析とともにわかりやすく紹介いたします。
技術トレンドと知財の観点を結びつけ、各企業が今後取り組むべき知財戦略の方向性や、出願・権利化における着眼点を提示いたします。

本セミナーでは、積層セラミックコンデンサ (MLCC) について取り上げ、製造方法、材料技術、信頼性技術、誘電体現象論、最先端の開発状況について開設いたします。

本セミナーでは、ノイズの基礎から代表的なEMC試験 (エミッション/イミュニティ) が「何を」「どのように」評価しているのかを体系的に解説いたします。
ノイズ対策やEMC試験に携わり始めた設計者・回路技術者を主な対象に、試験の狙いを正しく理解し、設計段階から無駄のない対策を考えるための視点を提供いたします。

本セミナーでは、回路や基板設計におけるノイズ問題の本質、回路設計段階での対策部品の使い方、基板設計段階におけるパターンニングなどのノウハウについて、豊富な経験に基づき実践的に分かりやすく解説いたします。

本セミナーでは、基本的なアナログ回路の考え方、放熱設計等の基本的な実装設計、センシング回路の基本の設計手法、トラブル発生時等に役立つ「アナログ的な」考え方について、事例を交えわかりやすく解説いたします。

本セミナーでは、レジストの基本原理から材料設計、Si基板との密着性、現像特性評価、プロセス最適化までを解説し、レジスト材料・プロセスの考え方を紹介いたします。
第2部では、量産適用が進むEUVリソグラフィ技術に焦点を当て、EUVレジスト特有の課題や材料開発の最新動向、メタルレジストの可能性を解説いたします。さらに近年注目されるPFAS規制がレジスト材料に与える影響と、PFASフリー材料の開発動向についても紹介いたします。

本セミナーでは、半導体製造におけるCMP技術を取り上げ、CMPのモニタリング手法から評価手法、微粒子計測などの研究事例、SiC高速研磨事例、半導体におけるCMPの将来展望までを詳解いたします。