技術セミナー・研修・出版・書籍・通信教育・eラーニング・講師派遣の テックセミナー ジェーピー

先端半導体デバイスのためのCu/Low-k多層配線技術及び3次元デバイス集積化技術の基礎から最新動向

先端半導体デバイスのためのCu/Low-k多層配線技術及び3次元デバイス集積化技術の基礎から最新動向

~異種デバイス集積化 (ヘテロジニアスインテグレーション) についても詳しく解説~
オンライン 開催

開催日

  • 2023年2月24日(金) 10時30分 16時30分

プログラム

 IoT, AI, 5G, 自動運転、ロボティックスなどのデジタル社会を支える重要基盤であるマイクロプロセッサやDRAM、NAND、パワーデバイスなどに代表される先端半導体デバイスにおいて、デバイスを構成する微細トランジスタ同士を接続して論理回路を構成する多層配線に対する微細化、高密度化、低抵抗化、低容量化、高信頼化の要求が益々厳しさを増している。配線寸法やViaホール径の微細化に伴う配線・Via抵抗及び配線間容量の増大や、これらに伴う信号伝搬遅延と消費電力の増加、信頼性の低下は世代とともに極めて深刻になりつつある。
 そこで、本講では、これまでの多層配線技術の歴史的変遷を振り返るとともに、Cuダマシン配線の製造プロセスや微細化に伴う配線抵抗増大の課題について詳しく解説した上で、Cu代替金属材料やナノカーボン材料の最新の開発動向について述べる。また、Cu配線を取り囲む誘電材料 (絶縁膜) として、配線間容量低減のために低誘電率 (Low-k) 材料を導入した経緯や課題、更なるLow-k化のための多孔質 (Porous) 材料の課題と対策、究極のLow-k技術であるAir-Gap (中空) 技術についても詳細に述べる。さらに、配線長を大幅に短縮化でき、超ワイドバス化や大容量・高速の信号伝送が可能になるSi貫通孔 (TSV) を用いたメモリデバイスの3次元積層化や、複数の半導体チップ (或いは従来のSoC (System on Chip) チップを機能ごとに分割したチップレット) をパッケージ基板上に接近して並べてシステムを構成する異種デバイス集積化 (ヘテロジニアスインテグレーション) についても詳しく解説する。

  1. 多層配線技術の役割とスケーリング、材料・構造・プロセスの変遷
    1. 多層配線の役割、階層構造、フロアプランの実例
    2. 配線長分布と配線層毎のRC寄与度の違い、性能要求
    3. 下層配線及び上層配線のスケーリング理論
    4. デバイスの種類による多層配線構造の違い
    5. 多層配線技術の進化の足跡
  2. 微細Cuダマシン配線技術及びPost-Cu配線形成技術の基礎~最新動向
    1. 配線プロセスの変遷 (Al-RIE⇒Cuダマシン)
    2. 金属材料の物性比較
    3. Cu拡散バリアメタルの要件と材料候補
    4. バリアメタル及びSeedスパッタ法の変遷と課題
    5. CVD-Ru,CoライナーによるCu埋め込み性の改善
    6. Mnを利用した超薄膜バリア自己形成技術
    7. Cu電解めっきプロセスの概要とAdditiveの重要性、役割、選定手法
    8. CMPプロセスの概要と研磨スラリーの種類、適用工程、グローバル平坦性
    9. Cu-CMP技術のLow-k対応施策
    10. Cuダマシン配線における微細化・薄膜化による抵抗増大
    11. 平均自由行程からみたCu代替金属材料候補
    12. W,Co,Ru,Mo,Niなどの最新開発動向
    13. 金属配線の微細化限界についての考察とナノカーボン材料への期待
    14. 多層CNT (MWCNT) によるViaホールへの埋め込みと課題
    15. 多層グラフェン (MLG) による微細配線形成と低抵抗化検討
  3. 低誘電率 (Low-k/Air-Gap) 絶縁膜形成技術の基礎~最新動向
    1. Cu配線に用いられている絶縁膜の種類と役割
    2. 配線パラメータの容量に対する感度解析
    3. ITRS Low-kロードマップの課題と大改訂版の策定
    4. 比誘電率 (k) 低減化の手法と材料候補
    5. 絶縁膜 (ILD) 構造の比較検討 (Monolithic vs. Hybrid)
    6. Low-k材料物性と配線特性上の課題
    7. Porous材料におけるPore分布の改善とEB/UV-Cure技術の適用
    8. Porous材料におけるダメージ修復技術の効果
    9. Pore後作りプロセスの提案とLow-k材料の適用限界の考察
    10. Air-Gap技術の最新開発動向と課題
  4. 配線の信頼性の基礎~最新動向
    1. Via付きCu配線におけるSiV (応力誘起Voiding) 現象と機構
    2. SiV不良の改善施策
      • マルチVia規定
      • 合金化など
    3. エレクトロマイグレーション (EM) 現象と機構
    4. EM不良の改善施策 (Cu表面Cap: CoW,Co,CuSiN)
    5. Cu/Low-k配線におけるTDDB信頼性不良と機構
    6. TDDBヘの影響
      • LER
      • Low-k
      • CMP
    7. 次元デバイス集積化技術の基礎~最新動向
    8. Si貫通孔 (TSV) によるデバイス集積化のメリット
    9. TSVを用いた3次元デバイス集積化の実例
      • DRAM
      • NAND
    10. メモリデバイスにおける積層化ロードマップ (チップ積層⇒ウエハ積層 (貼合) )
    11. ウエハレベル貼合技術の種類と比較
    12. ウエハレベル貼合技術の課題と対策
      • 低温化
      • CMP平坦化
      • ベベル制御
    13. チップレット技術による異種デバイス集積化とMooreの法則の継続化
    14. 各種チップレット技術の概要と特徴
      • CoWoS
      • InFO
      • EMIB
      • Foverosなど
    15. ウエハレベルパッケージ (FO-WLP) 技術の特長と変遷,代表的なプロセス
    16. FO-WLPとPLPの使い分け,FO-PLPの要求仕様
    17. FO-PLPにおける低コスト微細再配線 (RDL) 及び低損失絶縁膜形成
  5. 総括

主催

お支払い方法、キャンセルの可否は、必ずお申し込み前にご確認をお願いいたします。

お問い合わせ

本セミナーに関するお問い合わせは tech-seminar.jpのお問い合わせからお願いいたします。
(主催者への直接のお問い合わせはご遠慮くださいませ。)

受講料

1名様
: 50,000円 (税別) / 55,000円 (税込)
複数名
: 25,000円 (税別) / 27,500円 (税込) (案内をご希望の場合に限ります)

案内割引・複数名同時申込割引について

R&D支援センターからの案内登録をご希望の方は、割引特典を受けられます。
案内および割引をご希望される方は、お申込みの際、「案内の希望 (割引適用)」の欄から案内方法をご選択ください。

「案内の希望」をご選択いただいた場合、1名様 45,000円(税別) / 49,500円(税込) で受講いただけます。
複数名で同時に申込いただいた場合、1名様につき 25,000円(税別) / 27,500円(税込) で受講いただけます。

  • R&D支援センターからの案内を希望する方
    • 1名様でお申し込みの場合 : 1名で 45,000円(税別) / 49,500円(税込)
    • 2名様でお申し込みの場合 : 2名で 50,000円(税別) / 55,000円(税込)
    • 3名様でお申し込みの場合 : 3名で 75,000円(税別) / 82,500円(税込)
  • R&D支援センターからの案内を希望しない方
    • 1名様でお申し込みの場合 : 1名で 50,000円(税別) / 55,000円(税込)
    • 2名様でお申し込みの場合 : 2名で 100,000円(税別) / 110,000円(税込)
    • 3名様でお申し込みの場合 : 3名で 150,000円(税別) / 165,000円(税込)

ライブ配信セミナーについて

  • 本セミナーは「Zoom」を使ったライブ配信セミナーとなります。
  • お申し込み前に、 視聴環境テストミーティングへの参加手順 をご確認いただき、 テストミーティング にて動作確認をお願いいたします。
  • 開催日前に、接続先URL、ミーティングID​、パスワードを別途ご連絡いたします。
  • セミナー開催日時に、視聴サイトにログインしていただき、ご視聴ください。
  • ご自宅への書類送付を希望の方は、通信欄にご住所・宛先などをご記入ください。
  • タブレットやスマートフォンでも受講可能ですが、機能が制限される場合があります。
  • ご視聴は、お申込み者様ご自身での視聴のみに限らせていただきます。不特定多数でご覧いただくことはご遠慮下さい。
  • 講義の録音、録画などの行為や、権利者の許可なくテキスト資料、講演データの複製、転用、販売などの二次利用することを固く禁じます。
  • Zoomのグループにパスワードを設定しています。お申込者以外の参加を防ぐため、パスワードを外部に漏洩しないでください。
    万が一、部外者が侵入した場合は管理者側で部外者の退出あるいはセミナーを終了いたします。
本セミナーは終了いたしました。

これから開催される関連セミナー

開始日時 会場 開催方法
2024/5/27 SiCパワー半導体の最新動向とSiC単結晶ウェハ製造の技術動向 オンライン
2024/5/27 シリコン系光導波路とフォトニクスデバイス集積技術の開発 オンライン
2024/5/28 先進半導体パッケージングの市場・技術動向と開発トレンド オンライン
2024/5/28 半導体用レジストの基礎、材料設計、プロセス、評価方法 オンライン
2024/5/29 半導体パッケージ技術の基礎と課題解決およびFOWLP等の最新技術動向 オンライン
2024/5/29 ドライエッチングのメカニズムと最先端技術 オンライン
2024/5/30 半導体製造におけるシリコンウェーハのクリーン化技術・洗浄技術 オンライン
2024/5/30 半導体洗浄の基礎と洗浄機内の流れ・反応および洗浄法の評価方法 オンライン
2024/5/30 次世代半導体パッケージング・実装技術動向と市場展望 オンライン
2024/5/31 研磨プロセスの見える化と最適化およびアシスト加工 オンライン
2024/6/3 車載半導体の最新技術と今後の動向 オンライン
2024/6/3 設計者CAE 構造解析編 (強度) オンライン
2024/6/5 半導体封止材の最新技術動向と設計評価技術 オンライン
2024/6/5 プラズマCVDによるナノ・微粒子材料の作製技術とプロセスモニタリング オンライン
2024/6/7 電子機器の故障未然防止・故障解析入門講座 オンライン
2024/6/7 半導体表面におけるウェットプロセスの基礎と最新動向 大阪府 会場
2024/6/10 SiCパワー半導体の最新動向とSiC単結晶ウェハ製造の技術動向 オンライン
2024/6/11 簡単な回路から始めるアナログ設計と実装の基礎 東京都 会場・オンライン
2024/6/11 ALD (原子層堆積) / ALE (原子層エッチング) 技術の基礎と応用 オンライン
2024/6/11 半導体用レジストの基礎、材料設計、プロセス、評価方法 オンライン

関連する出版物

発行年月
2024/4/30 次世代半導体用の難加工結晶材料のための超精密加工技術
2024/2/26 EUV (極端紫外線) 露光装置 技術開発実態分析調査報告書 (CD-ROM版)
2024/2/26 EUV (極端紫外線) 露光装置 技術開発実態分析調査報告書
2023/9/29 先端半導体製造プロセスの最新動向と微細化技術
2023/4/28 次世代半導体パッケージの最新動向とその材料、プロセスの開発
2022/11/29 半導体製造プロセスを支える洗浄・クリーン化・汚染制御技術
2022/10/31 半導体製造におけるウェット/ドライエッチング技術
2022/6/29 高周波対応基板の材料・要素技術の開発動向
2022/6/17 2022年版 電子部品市場・技術の実態と将来展望
2022/6/13 パワー半導体〔2022年版〕 (CD-ROM版)
2022/6/13 パワー半導体〔2022年版〕
2021/11/12 レジスト材料の基礎とプロセス最適化
2021/6/18 2021年版 電子部品・デバイス市場の実態と将来展望
2021/2/26 高速・高周波対応部材の最新開発動向
2020/7/17 2020年版 電子部品・デバイス市場の実態と将来展望
2019/7/19 2019年版 電子部品・デバイス市場の実態と将来展望
2018/9/27 プラズマCVDにおける成膜条件の最適化に向けた反応機構の理解とプロセス制御・成膜事例
2018/3/20 レジスト材料・プロセスの使い方ノウハウとトラブル解決
2018/1/10 SiC/GaNパワーエレクトロニクス普及のポイント
2014/10/31 炭化ケイ素半導体 技術開発実態分析調査報告書