第1部 ナノインプリントリソグラフィのメカニズムと欠陥対策

(2024年2月28日 10:15〜11:35)

　熱、ダイレクト、UV (光) ナノインプリントと離型のメカニズムを理解し、メカニズムに基づく欠陥対策を紹介します。あわせて、ナノインプリントの今後の展開について紹介します。

1. ナノインプリントの半導体応用
   1. ナノインプリントとは
   2. ナノインプリントの特徴と応用領域
2. 熱ナノインプリント,ダイレクトナノインプリントのメカニズムと欠陥対策
   1. 熱、ダイレクトナノインプリントの原理
   2. 形状
      • 膜厚依存性と欠陥
      • 高アスペクト比構造
      • レンズ構造における欠陥例とその解消
   3. 高圧プレス下での欠陥と面内均一性
   4. 分レベルの挙動と限界解像性
3. UV (光) ナノインプリントのメカニズムと欠陥対策
   1. レジスト充填プロセスとバブル欠陥と対策
   2. UV照射プロセスと回折・干渉による欠陥と対策
   3. UV硬化プロセスと欠陥と対策
   4. 分子レベルの流動性と硬化特性
4. 離型の原理と欠陥対策
   1. 破壊力学による離型の原理
   2. 化学的手法による欠陥対策
   3. 機械的手法による欠陥対策
   4. AR/VR用傾斜回折格子における離型欠陥の発生とその抑制
   5. 離型の分子レベルの挙動
5. 今後の展開と期待
   1. 半導体チップレット技術 (再配線プロセス) への展開
   2. フラットレンズ、AR/VRグラスへの応用
   3. カーボンニュートラルへの取り組み
   4. 人工知能利用によるプロセス・材料設計
• 質疑応答

第2部 半導体デバイス製造用ナノインプリントリソグラフィの開発状況

(2024年2月28日 12:20〜13:40)

　ナノインプリントリソグラフィ (NIL) は、ナノスケール世代の微細加工技術として提案されてきた。複数種提案されているインプリント方式のうち、旧Molecular Imprints Inc.より提案されたJet and Flash Imprint Lithography (JFIL) は、基板上に低粘度のレジストをインクジェット方式で適量を滴下し、パターニングされたマスクを押印する技術である。2014年4月にCanon Inc.は旧Molecular Imprints, Inc. (MII) の半導体部門を買収し、会社名をCanon Nanotechnologies, Inc. (CNT) に変更した。 Canon Inc.とCNTは、お互いの会社が持つNIL技術と半導体製造に関する技術を融合させ、開発を加速してきた。CNTでは、JFIL用のレジストに関しても、装置開発と並行して開発を続けている。装置・プロセス技術の進化に呼応して、適合する材料を迅速に開発することで、装置と材料を最適な組み合わせで提供可能である。また、ナノインプリント技術はマスクベンダー、エンドユーザーとの緊密な連携のもとに開発され、得られた知見は装置・材料の設計に盛り込まれて基本性能の向上につなげてきた。
　本講習会では、次世代のNAND FLASH MemoryやDRAM製造に適用される半導体製造用ナノインプリントシステムを紹介する。

1. 半導体製造用ナノインプリント技術の概要
   1. 特徴
   2. 応用デバイス及び製造プロセス
   3. エコシステム
2. ナノインプリント装置
3. ナノインプリントモールドの構造及び押印方法
4. ナノインプリントレジスト
5. ナノインプリントリソグラフィの性能
   1. 欠陥
      1. マスク欠陥
      2. インプリント欠陥
      3. 異物欠陥
   2. 重ね合わせ
   3. スループット
• 質疑応答

第3部 半導体実装へのインプリント技術応用

(2024年2月28日 13:50〜15:10)

　IoTの時代をむかえ、各種半導体やセンサが多様な基板に実装されようとしている。これに対して、半導体チップの実装温度を下げる事により様々な応用を広げる事が可能である。また、集積度を増大し続ける半導体チップが実装に与える影響について述べ、インプリント技術を用いて、多ピン化・狭ピッチ化に対応する試みについて説明する。
　具体的には、半導体実装基板上の配線およびバンプの形成方法として、インプリント技術により、従来の印刷法では実現が難しい微細・高アスペクト配線およびバンプを設計パターンサイズに忠実、かつスムーズなエッジ形状で形成する事が可能である事を説明する。

1. IoT時代の半導体実装
   1. 多様化する半導体チップ、センサ、基板
   2. フリップチップ接合プロセスの低温化
   3. 応用事例
2. 半導体チップ技術動向
   1. 半導体チップのピン数トレンド
   2. 半導体チップのパッドピッチトレンド
   3. システム・イン・パッケージ (SiP) 集積化動向
3. 半導体実装へのインプリント技術応用
   1. なぜインプリント技術か?
   2. インプリント技術による配線およびバンプ形成プロセスフロー
   3. ハードレプリカを用いた10μmピッチ配線およびバンプ同時形成
   4. ソフトレプリカを用いた基板配線段差部への配線形成
4. まとめと今後の展望
• 質疑応答

第4部 UVナノインプリントリソグラフィにおけるレジスト充填過程の分子シミュレーション解析

(2024年2月28日 15:20〜16:40)

　UVナノインプリントリソグラフィにおけるレジスト充填過程の分子レベルの挙動をシミュレーションで解析した結果をお話しいたします。
　本発表内容は計算機シミュレーションの話であり、実験的な話は出てきません。しかし、実験を専門としている方々にも有益な内容となるよう分子シミュレーションの基礎から話をはじめる予定です。また、参加者の皆様からも、ナノインプリントリソグラフィのシミュレーション研究に対して率直なご意見をいただければと考えております。

1. イントロダクション
   1. ナノインプリントリソグラフィとは
   2. 本研究の目的
   3. 分子動力学法の基礎
2. 計算方法
   1. レジスト分子モデルの構築
   2. 充填過程のシミュレート方法
3. シミュレーション結果
   • レジスト分子組成と充填効率の関係、および充填プロセスにおける分子の挙動
4. 考察
5. まとめ
• 質疑応答