第1部 変化し続けるプリント配線板、ガラスコアサブストレート基板の開発動向

(2025年6月25日 9:30〜11:30)

　プリント配線板は、電子回路を構成するための電子部品を固定して支持する支持機能、電子部品間を接続する導電機能および絶縁機能が備わった基板であり、電子電気機器の心臓部とも言える電子回路のベースとなるキーコンポーネンツである。
　本講演では、電子機器、半導体の進化に伴い、変化し続けているプリント配線板、ガラスコアサブストレートについて分かり易く解説する。

1. プリント配線板の基礎
2. プリント配線板の動向
3. 高周波プリント配線板
   1. 高周波プリント配線板に求められる要求特性
   2. 低誘電材料技術
4. 低誘電材料/平滑導体との接着・接合技術
   1. 接着・接合技術の基礎
   2. 貼り合わせ技術
   3. めっき技術
5. サブストレート、インターポーザー技術
   1. サブストレート、インターポーザーの基礎
   2. サブストレート、インターポーザーの応用
6. ガラスコアサブストレート
   1. ガラスコアサブストレートの基礎
   2. ガラスコアサブストレートの課題
   3. ガラスコアサブストレートの世界動向
• 質疑応答

第2部 負熱膨張材料の研究開発動向と熱膨張制御材としての応用可能性

(2025年6月25日 12:10〜13:10)

　本講演では、固体材料の熱膨張制御を行う際に必要となる材料学的基礎を習得します。熱膨張制御に有用な、温めると縮む「負熱膨張」材料について、詳しく説明します。加えて、負熱膨張材料を熱膨張抑制剤とした樹脂や金属の複合材料についても解説します。さらに、最近の取り組みとして、負熱膨張材料を1μm程度に微粒子化する試みや、それを用いた電子デバイスの熱膨張制御の試みを紹介します。

1. 固体の熱膨張
   1. 固体の物理的性質
   2. 格子振動と熱膨張
2. 負の熱膨張:その機構と材料
   1. 負の熱膨張
   2. 負の熱膨張の新展開
3. 固体材料の熱膨張制御
   1. 複合材料の熱膨張
   2. 負熱膨張材料による熱膨張制御
   3. 負熱膨張性微粒子による局所領域制御
• 質疑応答

第3部 半導体パッケージの技術動向とエポキシ樹脂封止材の低CTE化設計、評価

(2025年6月25日 13:20〜14:20)

　半導体への要求特性はAIの出現によってさらに大容量の高速処理が求められる時代が到来している。パッケージに対してはチップの大型化から3Dチップレットへの動きはあるものの先端パッケージの主役と目されるFO – WLP/PLPにおける大面積封止が低コスト化に必須であることから封止材の低応力化は引き続き加速していく。
　本講義では封止材の要求特性の中でも特に低応力化にスポットを当てて設計手法や評価法について解説する

1. 半導体パッケージの技術動向
   1. 半導体パッケージの高集積化
   2. 大チップ化からチップレットへ
   3. ヘテロジニアスインテグレーションとは
   4. 成型法に対する封止材の設計
   5. FO – WLP/PLP向け封止材
2. 半導体封止材の低応力化
   1. 無機フィラーによる低CT化
   2. 構造設計からの低CTE化
   3. 添加剤による低弾性化
3. 封止材の応力に関する評価
   1. CTE,弾性率の評価
   2. 応力シミュレーション
   3. 硬化収縮率や残留応力の測定
• 質疑応答

第4部 次世代半導体パッケージ向け低熱膨張銅張積層板の開発と今後の展望

(2025年6月25日 14:30〜15:30)

　近年のIoTやAI、自動運転、更には5G、Beyond 5Gといった情報通信システムの普及により、高度情報処理の進展が加速、半導体デバイスでは高機能/高性能化のため、高集積/高密度化が進んでいる。それらの実現に向けて2.5D実装、Chipletなど、さまざまな実装技術の提案が進んでいるが、これらの実装形態の実現にはサブストレートがその機能を十分に発揮する必要がある。一方、複雑化する実装方式、大型化するサブストレートが必要となることにより、実装工程中でのそりの顕在化、さらには実装歩留の低下など、多くの課題に直面している。
　レゾナックでは、こうした大型サブストレートでの課題を解決するため、これら先端パッケージ基板向けに低熱膨張積層材料をラインナップしている。本講演では、こうした低熱膨張積層材料の最新の開発状況と関連する高機能積層板の特性、開発の方向性について紹介する。

1. 会社紹介
2. 技術トレンド
3. 最新の低熱膨張コアの紹介
4. 今後の新規構造での様々な特性発現
• 質疑応答

第5部 再配線層内蔵コアレス基板 (有機インターポーザー) の開発動向と低CTE化、大型化への対応

(2025年6月25日 15:40〜16:40)

　Heterogeneous integrationは、異種複数の既存半導体チップを微細接続可能なインターポーザー上に統合することで半導体高機能化を図る手法であり、Cost effective、Time to marketの観点から、半導体高機能化のキーテクノロジーとなっている。
本技術は、ウエハーレベルパッケージングが主流となっている一方、その製造プロセスからチップ実装とインターポーザー配線との品質保証分離が不可分であることが予想される。
　半導体テクノロジードライバーは、PC, Mobile, Network,生成AIと変遷し、システムの高集積化・大型化が急速に進んでいる。300mmを基本とするウエハーレベルパッケージングでは、今後の大型化への追従が困難と予想され、業界はパネルレベルパッケージへ進展する動向にある。
　本講では、上記解決策としてシンプルな構造とプロセスのパネルレベルインターポーザー「再配線層内蔵コアレス基板」を提案し、その内容について報告する。また今後の半導体パッケージ基板 (インターポーザー) の低CTE化、大型化動向についても解説する。