技術セミナー・研修・出版・書籍・通信教育・eラーニング・講師派遣の テックセミナー ジェーピー

微細Cu配線、Post-Cu配線形成、Low-k多層配線技術と2.5D/3Dデバイス集積化技術の最新動向

微細Cu配線、Post-Cu配線形成、Low-k多層配線技術と2.5D/3Dデバイス集積化技術の最新動向

~多層配線技術を振り返りつつ、Cu配線の微細化課題と代替材料の最新動向を解説~
オンライン 開催

概要

本セミナーでは、先端半導体デバイスにおける多層配線の材料・構造・プロセスの変遷、CuダマシンプロセスとPost-Cu配線材料候補及びプロセス、低誘電率 (Low-k) 絶縁膜などの最新技術を解説いたします。
また、新たな技術トレンドである「裏面電源供給」のための配線形成・貼合プロセスやDRAMやNANDの3Dメモリチップ積層とウエハレベル貼合、異種デバイス集積化 (チップレットインテグレーション) 、FOWLP/PLP、ガラスサブストレート、高周波基板材料など、幅広い技術を基礎・開発動向の両面から議論いたします。

開催日

  • 2026年11月27日(金) 13時00分 ~ 17時10分
  • 2026年12月3日(木) 13時00分 ~ 17時10分

修得知識

  • 半導体デバイス技術
  • 半導体製造プロセス技術
  • 多層配線形成技術
  • 2.5次元/三次元デバイス集積化技術
  • 材料強度学
  • 金属疲労学
  • 固体物理学
  • 薄膜材料物性学

プログラム

 IoT、AI、5G/ポスト5G、自動運転、ロボティックスなどのデジタル社会を支える重要基盤であるマイクロプロセッサ (MPU/CPU) やDRAM、NAND、パワーデバイスなどに代表される先端半導体デバイスにおいて、デバイスを構成する微細トランジスタ同士を接続して論理回路を構成する多層配線に対する微細化、高密度化、低抵抗化、低容量化、高信頼化の要求が益々厳しさを増している。配線寸法やViaホール径の微細化に伴う配線・Via抵抗及び配線間容量の増大や、これらに伴う信号伝搬遅延と消費電力の増加、信頼性の低下は世代とともに極めて深刻になりつつある。
 そこで、本講ではこれまでの多層配線技術の歴史的変遷を振り返るとともに、Cuダマシン配線の製造プロセスや微細化に伴う配線抵抗増大の課題について詳しく解説した上で、Cu代替金属材料 (Ru、 Co、 Mnなど) の最新の開発動向について述べる。
 また、Cu配線を取り囲む誘電材料 (絶縁膜) として、配線間容量低減のために低誘電率 (Low-k) 材料を導入した経緯や課題、更なるLow-k化のための多孔質 (Porous) 材料の課題と対策、究極のLow-k技術であるAir-Gap (中空) 技術についても詳細に述べる。
 さらに、配線長を大幅に短縮化でき、超ワイドバス化や大容量・高速の信号伝送が可能になるSi貫通孔 (TSV) やウエハレベル貼合プロセスを用いたメモリデバイス (DRAM、NAND) の三次元積層化や、複数の半導体チップ (或いは従来のSoC (System on Chip) チップを機能ごとに分割したチップレット) をパッケージ基板上に近接配置して高性能システムを構成する2.五次元/三次元異種デバイス集積化 (チップレットインテグレーション) についても詳しく解説する。

1日目 微細Cu (&Post-Cu) /Low-k多層配線技術の基礎〜最新動向

(2026年11月27日 13:00〜17:10)

  1. 多層配線技術の役割とスケーリング、材料・構造・プロセスの変遷
    1. 多層配線の役割と要求、階層構造、フロアプランの実例
    2. 配線長分布と配線階層毎のRC寄与度の違い
      • Local
      • Intermediate
      • (Semi-)Global
    3. 下層 (Local) ・中層 (Intermediate) 及び上層 ( (Semi-) Global) 配線のスケーリング理論
    4. 多層配線技術の進化の足跡
    5. 配線・コンタクト・Viaホールの材料・構造・プロセスの変遷
  2. 微細Cuダマシン配線技術の基礎〜最新動向
    1. 配線プロセスの変遷 (Al-RIE⇒Cuダマシン)
    2. 金属材料の物性比較とCu選定の考え方
    3. Cu酸化拡散防止膜 (バリアメタル) の要件と材料候補
      • Ta (N)
      • Ti (N)
      • Nb (N)
      • W (N)
    4. Ta (N) の課題とTi (N) の優位性
      • 対Cu濡れ性
      • 対酸化性
    5. バリアメタル及びSeed-Cuスパッタ法の変遷と課題
    6. CVD-Ru、Co、RuCoライナーによるCu埋め込み性の改善
    7. Mnを利用した超薄膜バリア (MnSixOy) 自己形成技術
    8. Cu電解めっきプロセスの概要と無電解法、Cuリフロー法、MOCVD法との比較、Additiveの重要性、役割、選定手法
    9. CMPプロセスの概要と研磨スラリーの種類、適用工程の拡大
    10. Cu-CMPにおける低機械強度Low-k対応施策
      • 低荷重
      • 複合粒子スラリー
      • Pad表面改質
  3. Post-Cu配線技術の基礎〜最新動向
    1. Cuダマシン配線における微細化・薄膜化による抵抗増大
    2. 平均自由行程からみたCu代替金属材料候補の考え方
    3. 最新開発動向から見た有力候補
      • W
      • Ru
      • Co
      • Mo
      • Ni
      • Al2Cu
      • NiAl
      • CuMgなど
  4. 低誘電率 (Low-k/Air-Gap) 絶縁膜形成技術の基礎〜最新動向
    1. Cu配線に用いられている絶縁膜の種類と役割
    2. 各種配線パラメータの容量に対する感度解析結果
    3. 比誘電率 (k) 低減化の手法と材料候補
      • SiOF
      • MSQ/SiOC
      • PAr
      • BCBなど
    4. 層間絶縁膜 (ILD) 構造の比較検討 (Monolithic vs. Hybrid)
    5. 材料物性から見たLow-k材料の課題
      • 低機械強度
      • 低プラズマダメージ耐性など
    6. Porous材料におけるPore分布の改善とEB/UV-Cure技術の適用効果
    7. Porous材料におけるダメージ修復技術の効果
    8. Pore後作りプロセスの提案とLow-k材料の適用限界の考察
    9. Air-Gap技術の導入の考え方と構造・方式の比較、課題、現実的な解
  5. ウエハ裏面への電源供給配線網 (BS-PDN、 PowerVia、 SPR) 形成技術の最新動向
    1. ウエハ裏面への電源供給配線網 (BS-PDN) 形成の経緯・背景と特徴、課題
    2. 埋め込み電源線 (BPR) と裏面の電源供給配線網 (BS-PDN) の接続形態と構造
    3. BS-PDNを形成するための貼合プロセス例と接続断面構造
    4. BS-PDNにおける回路ブロック面積及びIRドロップの低減効果
    5. IntelによるPoweViaの概要と特徴、テストチップの評価結果、18A世代からの採用計画
    6. TSMCもA16世代からSPRを採用へ、Samsungも2nm世代 (SF2Z) からBSPDNを採用へ
    • 質疑応答

2日目 2.5D/3Dデバイス集積化技術の基礎〜最新動向

(2026年12月3日 13:00〜17:10)

  1. 微細化の物理限界と2.5D/3Dデバイス集積化によるMooreの法則の継続・発展
  2. メモリデバイスの3D集積化 (TSV/チップ積層) 技術の基礎〜最新動向
    1. Si貫通孔 (TSV) によるデバイス集積化のメリット
    2. TSVを用いた三次元チップ積層の実例1 (DRAM/HBM)
    3. TSVを用いた三次元チップ積層の実例2 (NAND/SSD)
    4. TSVを用いた三次元チップ積層構造における発熱問題とアンダーフィル材の熱抵抗低減技術
    5. 大容量HBMにおける積層化プロセスロードマップ
      • チップ積層 (CoC) ⇒ウエハ積層 (WoW、WoW&CoW、CoW)
  3. メモリデバイスの3D積層化 (Hybrid Bondingによるウエハ貼合) 技術の基礎〜最新動向
    1. 3D-NAND製造におけるウエハレベル貼合方式の概要
      • Xtacking
      • CBA
    2. ウエハレベル貼合技術の種類と比較、有力候補 (PAB)
    3. ウエハレベル貼合技術の課題と対策
      • 貼合の低温化
      • 貼合前平坦化
      • ベベル制御
  4. チップレット技術による2.5D/3Dデバイス集積化の基礎〜最新動向
    1. 各種チップレット技術の概要と特徴
      • CoWoS
      • InFO
      • EMIB
      • Foverosなど
    2. TSMC、Intel、Samsungのチップレット技術の詳細とデバイス適用事例
    3. 各社のチップレット技術の整理と業界団体「UCIe」の設立
    4. 国内のコンソーシアム設立の動き
      • PSB
      • BB Cube 3D
      • ASRA
      • SATAS
    5. ウエハレベルパッケージ (FO-WLP) 技術の特長と変遷、代表的なプロセス
    6. FO-WLPとPLPの使い分け、FO-PLPの要求仕様
    7. FO-PLPにおける微細再配線 (RDL) の低コスト形成プロセスの候補
    8. G世代以降のための高周波対応低伝送損失材料の要求と有力材料の最新動向
    9. 5G以降の高周波対応低伝送損失絶縁材料の候補
    10. パッケージ基板の最新開発動向
      • 樹脂・シリコン基板/TSV ⇒ SiO2・ガラス基板/TGV (TDV)
  5. CoC、CoW、WoWの主要アプリとPros/Cons、先進PKG技術のロードマップと市場動向
  6. 総括
    • 質疑応答

講師

  • 柴田 英毅 氏
    名古屋大学 未来社会創造機構
    客員教授

主催

お支払い方法、キャンセルの可否は、必ずお申し込み前にご確認をお願いいたします。

お問い合わせ

本セミナーに関するお問い合わせは tech-seminar.jpのお問い合わせからお願いいたします。
(主催者への直接のお問い合わせはご遠慮くださいませ。)

受講料

1名様
: 60,000円 (税別) / 66,000円 (税込)
複数名
: 55,000円 (税別) / 60,500円 (税込)

複数名同時受講割引について

  • 2名様以上でお申込みの場合、1名あたり 55,000円(税別) / 60,500円(税込) で受講いただけます。
  • 5名様以降は、1名あたり 30,000円(税別) / 33,000円(税込) で受講いただけます。
    • 1名様でお申し込みの場合 : 1名で 60,000円(税別) / 66,000円(税込)
    • 2名様でお申し込みの場合 : 2名で 110,000円(税別) / 121,000円(税込)
    • 3名様でお申し込みの場合 : 3名で 165,000円(税別) / 181,500円(税込)
    • 4名様でお申し込みの場合 : 4名で 220,000円(税別) / 242,000円(税込)
    • 5名様でお申し込みの場合 : 5名で 250,000円(税別) / 275,000円(税込)
  • 同一法人内による複数名同時申込みのみ適用いたします。
  • 請求書は、代表者にご送付いたします。
  • 他の割引は併用できません。

アカデミック割引

  • 1名様あたり 30,000円(税別) / 33,000円(税込)

日本国内に所在しており、以下に該当する方は、アカデミック割引が適用いただけます。

  • 学校教育法にて規定された国、地方公共団体、および学校法人格を有する大学、大学院、短期大学、附属病院、高等専門学校および各種学校の教員、生徒
  • 病院などの医療機関・医療関連機関に勤務する医療従事者
  • 文部科学省、経済産業省が設置した独立行政法人に勤務する研究者。理化学研究所、産業技術総合研究所など
  • 公設試験研究機関。地方公共団体に置かれる試験所、研究センター、技術センターなどの機関で、試験研究および企業支援に関する業務に従事する方
  • 支払名義が企業の場合は対象外とさせていただきます。
  • 企業に属し、大学、公的機関に派遣または出向されている方は対象外とさせていただきます。

ライブ配信セミナーについて

  • 本セミナーは「Zoom」を使ったライブ配信セミナーとなります。
  • お申し込み前に、 Zoomのシステム要件 と テストミーティングへの参加手順 をご確認いただき、 テストミーティング にて動作確認をお願いいたします。
  • 開催日前に、接続先URL、ミーティングID​、パスワードを別途ご連絡いたします。
  • セミナー開催日時に、視聴サイトにログインしていただき、ご視聴ください。
  • セミナー資料は郵送にて前日までにお送りいたします。
  • 開催まで4営業日を過ぎたお申込みの場合、セミナー資料の到着が、開講日に間に合わない可能性がありますこと、ご了承下さい。
    ライブ配信の画面上でスライド資料は表示されますので、セミナー視聴には差し支えございません。
    印刷物は後日お手元に届くことになります。
  • ご自宅への書類送付を希望の方は、通信欄にご住所・宛先などをご記入ください。
  • タブレットやスマートフォンでも受講可能ですが、機能が制限される場合があります。
  • ご視聴は、お申込み者様ご自身での視聴のみに限らせていただきます。不特定多数でご覧いただくことはご遠慮下さい。
  • 講義の録音、録画などの行為や、権利者の許可なくテキスト資料、講演データの複製、転用、販売などの二次利用することを固く禁じます。
  • Zoomのグループにパスワードを設定しています。お申込者以外の参加を防ぐため、パスワードを外部に漏洩しないでください。
    万が一、部外者が侵入した場合は管理者側で部外者の退出あるいはセミナーを終了いたします。

これから開催される関連セミナー

開始日時 会場 開催方法
2026/10/26 半導体洗浄の基礎・現象と洗浄機内の流れと反応、洗浄の評価方法および困った時の対策 オンライン
2026/10/26 光電融合技術の最新動向と実装プロセス、樹脂材料への要求特性 オンライン
2026/10/26 ECTC2026から読み解く先端パッケージングの市場・技術の最新動向と今後の展望 東京都 会場・オンライン
2026/10/26 半導体製造における各種汚染の影響と洗浄技術の基礎および技術トレンド オンライン
2026/10/27 高周波基板に向けた低誘電率、低誘電正接樹脂材料の開発 オンライン
2026/10/27 初心者のための半導体製造入門 オンライン
2026/10/27 半導体製造における各種汚染の影響と洗浄技術の基礎および技術トレンド オンライン
2026/10/28 初心者のための半導体製造入門 オンライン
2026/10/28 大型パッケージ・基板進化時代の液状封止・アンダーフィル オンライン
2026/10/28 物理学で理解するEUVリソグラフィの基礎・応用・課題と将来展望 オンライン
2026/10/29 三次元集積化プロセスの基礎と先進半導体パッケージの最新動向 オンライン
2026/10/30 CMPスラリーの要求特性、評価技術と添加剤の開発 オンライン
2026/10/30 5G/6G時代の高周波基板材料に求められる特性と材料設計・低誘電損失化技術 オンライン
2026/11/4 Si・SiC・GaN・次世代パワーデバイス技術・適用領域の現状・課題と展望 オンライン
2026/11/5 電気の専門外の方のための電気回路の基礎講座 オンライン
2026/11/5 先端半導体デバイスの多層配線技術と2.5D/3Dデバイス集積化 (2日間セミナー) オンライン
2026/11/5 微細Cu配線・Low‐k/Air-Gap材料・Post-Cu材料に見る先端多層配線技術 オンライン
2026/11/5 データセンター向け半導体封止材の設計と評価 オンライン
2026/11/5 半導体産業の現状と今後の展望 オンライン
2026/11/6 電源回路設計入門 (2日間) オンライン

関連する出版物

発行年月
2024/12/27 次世代高速・高周波伝送部材の開発動向
2024/11/13 世界のチップレット・先端パッケージ 最新業界レポート
2024/9/13 世界のAIデータセンターを支える材料・デバイス 最新業界レポート
2024/8/30 次世代パワーデバイスに向けた高耐熱・高放熱材料の開発と熱対策
2024/6/19 半導体・磁性体・電池の固/固界面制御と接合・積層技術
2024/4/30 次世代半導体用の難加工結晶材料のための超精密加工技術
2024/2/26 EUV (極端紫外線) 露光装置 技術開発実態分析調査報告書
2024/2/26 EUV (極端紫外線) 露光装置 技術開発実態分析調査報告書 (CD-ROM版)
2023/9/29 先端半導体製造プロセスの最新動向と微細化技術
2023/4/28 次世代半導体パッケージの最新動向とその材料、プロセスの開発
2022/11/29 半導体製造プロセスを支える洗浄・クリーン化・汚染制御技術
2022/10/31 半導体製造におけるウェット/ドライエッチング技術
2022/6/29 高周波対応基板の材料・要素技術の開発動向
2022/6/13 パワー半導体〔2022年版〕 (CD-ROM版)
2022/6/13 パワー半導体〔2022年版〕
2021/11/12 レジスト材料の基礎とプロセス最適化
2021/2/26 高速・高周波対応部材の最新開発動向
2018/9/27 プラズマCVDにおける成膜条件の最適化に向けた反応機構の理解とプロセス制御・成膜事例
2018/3/20 レジスト材料・プロセスの使い方ノウハウとトラブル解決
2018/1/10 SiC/GaNパワーエレクトロニクス普及のポイント