技術セミナー・研修・出版・書籍・通信教育・eラーニング・講師派遣の テックセミナー ジェーピー

先端半導体パッケージの開発動向と今後の展望

先端半導体パッケージの開発動向と今後の展望

～2.5/3D実装、チップレット等、半導体パッケージの最前線を解説～
オンライン 開催
関連するセミナー・出版物
本セミナーは終了いたしました。
セミナーの再開催を依頼する 関連するセミナー・出版物を探す

概要

本セミナーでは、半導体パッケージングについて取り上げ、半導体パッケージングの基礎から、最新の実装技術、それらを支えるシステム統合の考え方、業界動向、主要各社のチップレット戦略の比較、世界的な技術・ビジネス潮流について詳解いたします。

開催日

  • 2026年5月11日(月) 10時30分 ～ 16時30分

受講対象者

  • 半導体メーカー・OSAT・材料・装置メーカーの技術者、開発者
  • 半導体実装に関係する研究者
  • 事業企画・技術戦略・マーケティング担当者
  • スタートアップ・新規事業担当者

修得知識

  • AI・HPC 時代における先端パッケージ技術の全体像を体系的に把握できる
  • Generative-AI から Physical-AI に至る応用領域の拡大、半導体パッケージに求められる要件
  • 最新の実装技術、それらを支えるシステム統合の考え方、業界動向
    • Fan-Out
    • 部品内蔵
    • 2.xD
    • So-IC/SoW
  • 複雑化する技術選択の基準
  • 主要各社のチップレット戦略の比較、世界的な技術・ビジネス潮流の俯瞰
    • Intel
    • TSMC
    • Samsung
    • Rapidus
    • NVIDIA
    • AMD など
  • 実用化・量産化におけるインターコネクト、インターポーザ、設計・検証などの課題
  • 研究開発や事業企画における判断の精度向上が期待される
  • 世代パッケージ技術に向けた視点と、技術ロードマップ構築に役立つ知見を得ることができる

プログラム

　本講演では、AI時代の進展を背景に、先端半導体パッケージ技術の開発動向と今後の展望を体系的に解説する。 Generative AI から Physical AI へと進化する中で、情報処理量の爆発的増大が半導体に求める性能・電力・実装密度の要求を押し上げている。
　これに対し、More-Moore に加え More-Than-Moore の観点から、Fan-Out、Embedded、2.5D/3D 実装など多様な実装技術が進化してきた。特にチップレット化は、歩留まり・設計柔軟性・システム最適化の観点から重要性を増しており、Intel、TSMC、Samsung、AMD など各社の技術戦略を比較する。
　さらに AI/HPC を牽引する CoWoS を軸に、Hybrid Bonding、微細配線、裏面電源供給、Glass基板といった要素技術と量産課題を整理し、今後のパッケージング技術が果たす役割と新たなソリューションへの期待を展望する。
　本講演を通じて、AI時代における半導体性能向上の本質的課題と、それを支える先端パッケージ技術の全体像を体系的に理解できる。Flip Chip、Fan-Out、2.5D/3D 実装、チップレットなど主要実装技術の位置づけと技術的特徴を整理し、More-Moore/More-Than-Moore の両軸から設計思想を把握する。さらに Intel、TSMC、Samsung、AMD 各社のチップレット戦略や、CoWoS に代表される AI/HPC 向け実装の要点を学ぶことで、今後の製品企画・研究開発・実装技術選定に活かせる俯瞰的な判断力を習得できる。

  1. 背景
    1. AI時代の幕開け、Generative AI, Agentive AI から Physical AIへ
    2. 情報爆発/処理データの増大と、半導体に求められる性能向上
    3. More-MooreかMore-Than-Mooreか
  2. エレクトロニクス/半導体実装の現状
    1. 実装技術の変遷と現状
    2. System Integrationとは
    3. 業界の水平分業化
  3. 実装技術、ソリューションの提案、現状と課題、各社の事例
    1. Flip Chip/Wire Bonding Package
    2. Fan – Out Package
    3. Embedded Technology
    4. 2.1/2.3/2.5/3D Package
    5. 5Gから6Gへ、要求される実装技術
  4. 『チップレット』への取り組み
    1. Chipletとは
    2. ダイの小形化による効果とチップレット
  5. Chiplet Integration/Multi Die Solutionの現状
    1. Intel
    2. TSMC
    3. Samsung
    4. Rapidus
    5. AMD
    6. Others
      • Huawei
      • Baidu
      • Fujitsu
      • アオイ電子工業
  6. AIが求めるパッケージング技術, CoWoSが牽引するこれからのAIとは
    1. CoWoS とは
    2. どのように付けるか (Inter-connectionと Hybrid Bonding)
    3. どのように繋ぐか (Wiring/Net-working, 微細配線技術/裏面電源供給)
    4. 実用・量産 (アッセンブリなど) のための課題は
    5. 最先端半導体、性能を決めるSubstrate/Interposer基板
      (Glass基板技術のこれから)
    6. 新たなSolutionへの期待
  7. まとめ
    • 質疑応答
ページのトップヘ

講師

  • 西田 秀行 氏
    NEP Tech. S&S ニシダエレクトロニクス実装技術支援
    代表
ページのトップヘ

主催

株式会社 技術情報協会
お支払い方法、キャンセルの可否は、必ずお申し込み前にご確認をお願いいたします。

お問い合わせ

本セミナーに関するお問い合わせは tech-seminar.jpのお問い合わせからお願いいたします。
(主催者への直接のお問い合わせはご遠慮くださいませ。)

受講料

1名様
: 50,000円 (税別) / 55,000円 (税込)
複数名
: 45,000円 (税別) / 49,500円 (税込)

複数名同時受講割引について

  • 2名様以上でお申込みの場合、1名あたり 45,000円(税別) / 49,500円(税込) で受講いただけます。
  • 5名様以降は、1名あたり 30,000円(税別) / 33,000円(税込) で受講いただけます。
    • 1名様でお申し込みの場合 : 1名で 50,000円(税別) / 55,000円(税込)
    • 2名様でお申し込みの場合 : 2名で 90,000円(税別) / 99,000円(税込)
    • 3名様でお申し込みの場合 : 3名で 135,000円(税別) / 148,500円(税込)
    • 4名様でお申し込みの場合 : 4名で 180,000円(税別) / 198,000円(税込)
    • 5名様でお申し込みの場合 : 5名で 210,000円(税別) / 231,000円(税込)
  • 同一法人内による複数名同時申込みのみ適用いたします。
  • 請求書は、代表者にご送付いたします。
  • 他の割引は併用できません。

アカデミック割引

  • 1名様あたり 30,000円(税別) / 33,000円(税込)

日本国内に所在しており、以下に該当する方は、アカデミック割引が適用いただけます。

  • 学校教育法にて規定された国、地方公共団体、および学校法人格を有する大学、大学院、短期大学、附属病院、高等専門学校および各種学校の教員、生徒
  • 病院などの医療機関・医療関連機関に勤務する医療従事者
  • 文部科学省、経済産業省が設置した独立行政法人に勤務する研究者。理化学研究所、産業技術総合研究所など
  • 公設試験研究機関。地方公共団体に置かれる試験所、研究センター、技術センターなどの機関で、試験研究および企業支援に関する業務に従事する方
  • 支払名義が企業の場合は対象外とさせていただきます。
  • 企業に属し、大学、公的機関に派遣または出向されている方は対象外とさせていただきます。

ライブ配信セミナーについて

  • 本セミナーは「Zoom」を使ったライブ配信セミナーとなります。
  • お申し込み前に、 Zoomのシステム要件 と テストミーティングへの参加手順 をご確認いただき、 テストミーティング にて動作確認をお願いいたします。
  • 開催日前に、接続先URL、ミーティングID​、パスワードを別途ご連絡いたします。
  • セミナー開催日時に、視聴サイトにログインしていただき、ご視聴ください。
  • セミナー資料は郵送にて前日までにお送りいたします。
  • 開催まで4営業日を過ぎたお申込みの場合、セミナー資料の到着が、開講日に間に合わない可能性がありますこと、ご了承下さい。
    ライブ配信の画面上でスライド資料は表示されますので、セミナー視聴には差し支えございません。
    印刷物は後日お手元に届くことになります。
  • ご自宅への書類送付を希望の方は、通信欄にご住所・宛先などをご記入ください。
  • タブレットやスマートフォンでも受講可能ですが、機能が制限される場合があります。
  • ご視聴は、お申込み者様ご自身での視聴のみに限らせていただきます。不特定多数でご覧いただくことはご遠慮下さい。
  • 講義の録音、録画などの行為や、権利者の許可なくテキスト資料、講演データの複製、転用、販売などの二次利用することを固く禁じます。
  • Zoomのグループにパスワードを設定しています。お申込者以外の参加を防ぐため、パスワードを外部に漏洩しないでください。
    万が一、部外者が侵入した場合は管理者側で部外者の退出あるいはセミナーを終了いたします。
本セミナーは終了いたしました。
セミナーの再開催を依頼する
ページのトップヘ

これから開催される関連セミナー

開始日時 会場 開催方法
2026/5/14 新しい放熱材料、TIM、熱伝導性材料の設計、応用、可能性 オンライン
2026/5/14 半導体装置・材料のトレンドと今後の展望 (2026年版) オンライン
2026/5/14 チップレット・光電融合時代を支える半導体パッケージ基板の設計と実装技術 オンライン
2026/5/15 半導体装置・材料のトレンドと今後の展望 (2026年版) オンライン
2026/5/15 半導体製造装置の基礎・トレンドと今後の展望 (2026年春版) オンライン
2026/5/18 半導体パッケージ技術の最新動向 オンライン
2026/5/18 先進半導体パッケージの最新動向を読み解くための三次元集積化技術 オンライン
2026/5/18 半導体パッケージにおけるチップレット集積技術の最新動向と評価 オンライン
2026/5/19 半導体パッケージ技術の最新動向 オンライン
2026/5/20 グリーンシートの成形プロセスと脱脂、焼成技術 オンライン
2026/5/21 シリコン、SiC・GaNパワーデバイス開発の最新状況と今後の動向 オンライン
2026/5/22 ナノインプリントリソグラフィの材料・プロセス技術と半導体回路形成への応用 オンライン
2026/5/22 DXとGXを支える次世代半導体実装用樹脂・基板材料の開発と技術動向 オンライン
2026/5/22 2nm以降半導体向け配線技術の最新動向と課題 オンライン
2026/5/27 先進半導体パッケージの最新動向を読み解くための三次元集積化技術 オンライン
2026/5/28 半導体製造におけるシリコンウェーハのクリーン化技術・洗浄技術 オンライン
2026/5/28 光電融合技術へ向けた異種材料集積化と光集積回路の開発 オンライン
2026/5/29 半導体ドライプロセス入門 オンライン
2026/6/2 ナノインプリントリソグラフィの材料・プロセス技術と半導体回路形成への応用 オンライン
2026/6/3 半導体パッケージングの基礎、各製造プロセス技術 オンライン
ページのトップヘ

関連する出版物

発行年月
2014/10/31 炭化ケイ素半導体 技術開発実態分析調査報告書 (CD-ROM版)
2014/10/31 炭化ケイ素半導体 技術開発実態分析調査報告書
2013/12/15 パワー半導体 技術開発実態分析調査報告書
2013/12/15 パワー半導体 技術開発実態分析調査報告書 (CD-ROM版)
2013/2/10 酸化物半導体 技術開発実態分析調査報告書 (CD-ROM版)
2013/2/10 酸化物半導体 技術開発実態分析調査報告書
2012/6/15 半導体・液晶パネル製造装置9社 技術開発実態分析調査報告書
2012/6/15 半導体・液晶パネル製造装置9社 技術開発実態分析調査報告書 (CD-ROM版)
2012/4/15 Intel 【米国特許版】 技術開発実態分析調査報告書
2011/11/15 半導体露光装置 技術開発実態分析調査報告書
2010/6/5 半導体技術10社 技術開発実態分析調査報告書
2008/9/1 半導体製造用炭化ケイ素 技術開発実態分析調査報告書 (PDF版)
2008/9/1 半導体製造用炭化ケイ素 技術開発実態分析調査報告書
2005/5/13 BGA・CSP・フリップチップはんだ接合部の加速試験と信頼性評価法
1999/10/29 DRAM混載システムLSI技術
1992/11/11 VLSI試験/故障解析技術
1990/9/1 LSI樹脂封止材料・技術
1990/6/1 LSI周辺金属材料・技術
1988/10/1 高密度表面実装 (SMT) におけるLSIパッケージング技術
1988/2/1 半導体の故障モードと加速試験
ページのトップヘ