AI時代において半導体IC技術については、微細加工の限界、製造コストの上昇など、さまざまな制限事項が明らかになり、今後の集積向上が困難になっている。その解決方法の一つであるICデバイス積層実装技術は、3次元ICデバイスを縦方向に積層して実装集積する半導体デバイスへの期待が高まっている。
　そこで、3次元積層を実現する回路・装置・パッケージ技術について詳述する。このような基板において、仕様変更、設計ミス等により、回路変更が必要となった場合、ワイヤを後付けするような補修技術についての解決策を詳述する。

1. 3次元積層を実現するための回路構成
   1. 製品企画と基本設計
   2. ブロック設計
   3. 詳細設計
   4. ファームウエア設計
   5. プリント基板設計
   6. 3次元IC積層システム設計
2. 3次元積層を実現するための装置構成
   1. シリコン基板貫通電極 (TSV) の製造プロセス
   2. 各種ベアチップ組立技術
   3. 各種圧接接合フリップチップ技術
3. 熱解析と3次元電磁解析型シミュレータ
   1. 有限要素法、熱解析法
   2. 3次元電磁解析型のシミュレータ
4. 3次元積層を実現するためのパッケージング技術
   1. 世界の半導体システムにおける日本の製造装置・素材産業の強み
   2. 3次元ICチップ積層システムの要素技術
   3. 各社・期間で提唱されたSiP (System in Package) の3次元実装形態
   4. 3次元ICチップシステムの微細化の動き
5. 3次元積層における補修技術
   1. 3次元ICチップ積層システムにおける補修布線ワイヤ技術
   2. ワイヤ積層ボンディング方法