技術セミナー・研修・出版・書籍・通信教育・eラーニング・講師派遣の テックセミナー ジェーピー

FOWLPの現状とFOPLPの今後を展望する

FOWLPの現状とFOPLPの今後を展望する

～再配線形成プロセス開発、三次元集積デバイス開発の視点から～
東京都 開催 会場 開催
関連するセミナー・出版物
本セミナーは終了いたしました。
セミナーの再開催を依頼する 関連するセミナー・出版物を探す

概要

本セミナーでは、2016年に発売された「iPhone7」のアプリケーションプロセッサーに採用されたのを皮切りに急速に普及が進むFOWLP (Fan-Out Wafer Level Package) について詳解いたします。
また、パネルレベルでFO (Fan-Out) 実装することでコスト低減を図るFOPLP (Fan-Out Panel Level Package) 技術について、現状と展望を解説いたします。

開催日

  • 2018年3月9日(金) 13時00分 ～ 16時30分

受講対象者

  • 半導体デバイスの多層配線形成プロセス、アセンブリ・パッケージプロセスに関する技術者
  • Bump, 再配線, WLP, TSV, 3次元集積化デバイスに興味がある方

修得知識

  • マイクロバンプ形成及び再配線形成プロセスの留意点
  • WLPプロセスの基本
  • FOWLPに用いられる材料特性指針
  • FOWLPプロセス開発、装置開発の留意点
  • 三次元集積デバイス市場動向予測の留意点

プログラム

　半導体デバイス製造における、前工程と後工程、デバイス単体パッケージとシステムモジュール、ウエハプロセスとパネルプロセス等々の従来技術の階層構造が崩れつつあります。そのような状況の中、中間領域プロセス技術は、それぞれに根付いた開発文化が融合することで刻々と進化・深化しており、半導体素子の微細化だけでは得られない付加価値創出の基幹技術に成長しつつあります。
　従来の技術資産を包摂しながら、決して既存技術の延命路線に後戻りすることなく、新しい価値を創出するための開発文化を再構築するためにどうすればよいのか?本講演では、一旦、従来の技術資産と現状の技術課題を整理することで、これから私たちは何をしなければならないのかを考えていきたいと思います。参加される皆様が日々お忙しい中でも自問自答される際の一つの視点として頂ければ幸いです。

  1. 半導体デバイスパッケージの変遷 (プロセス技術の視座から)
    1. LSI配線階層とプロセスギャップ
    2. 異種デバイス集積化による機能創出
  2. 中間領域プロセスによる付加価値創出
    1. 中間領域プロセスの位置付け
    2. 最近の中間領域プロセス開発による製品化事例
    3. 従来の半導体後工程の前工程化
    4. 体験的中間領域プロセス開発前史 (80年代後半～00年代前半)
  3. 三次元集積デバイスのFOWLP化
    1. Fan.In・Fan.Out WLPの類型分類
    2. FOWLPの現状と課題
      1. 再構成基板形成・支持基板剥離
      2. 材料物性指標
      3. プロセスインテグレーション
      4. 信頼性評価事例
  4. FOPLP化の課題生産性向上
    1. 生産性向上の期待
    2. 克服すべき課題 (量産ライン構築の文化ギャップ)
    3. パネルレベルプロセス開発事例
  5. 今後の技術動向、市場動向
    1. FOWLP, FOPLPの市場性
    2. 異種デバイスの三次元集積化に向けて
    3. まとめ (日本で開発をする意義)
  6. 質疑応答
ページのトップヘ

講師

  • 江澤 弘和 氏
    神奈川工科大学 工学部 電気電子情報工学科
    非常勤講師
ページのトップヘ

会場

芝エクセレントビル KCDホール
東京都 港区 浜松町二丁目1番13号 芝エクセレントビル
芝エクセレントビル KCDホールの地図
ページのトップヘ

主催

サイエンス＆テクノロジー 株式会社
お支払い方法、キャンセルの可否は、必ずお申し込み前にご確認をお願いいたします。

お問い合わせ

本セミナーに関するお問い合わせは tech-seminar.jpのお問い合わせからお願いいたします。
(主催者への直接のお問い合わせはご遠慮くださいませ。)

受講料

1名様
: 38,000円 (税別) / 41,040円 (税込)
複数名
: 20,000円 (税別) / 21,600円 (税込)

複数名同時受講の割引特典について

  • 2名様以上でお申込みの場合、
    1名あたり 20,000円(税別) / 21,600円(税込) で受講いただけます。
    • 1名様でお申し込みの場合 : 1名で 38,000円(税別) / 41,040円(税込)
    • 2名様でお申し込みの場合 : 2名で 40,000円(税別) / 43,200円(税込)
    • 3名様でお申し込みの場合 : 3名で 60,000円(税別) / 64,800円(税込)
  • 同一法人内 (グループ会社でも可) による複数名同時申込みのみ適用いたします。
  • 受講券、請求書は、代表者にご郵送いたします。
  • 請求書および領収書は1名様ごとに発行可能です。
    申込みフォームの通信欄に「請求書1名ごと発行」と記入ください。
  • 他の割引は併用できません。
本セミナーは終了いたしました。
セミナーの再開催を依頼する
ページのトップヘ

これから開催される関連セミナー

開始日時 会場 開催方法
2026/3/5 先端半導体パッケージの放熱・冷却技術と熱マネジメント オンライン
2026/3/5 チップレット実装テスト、評価技術 オンライン
2026/3/6 生成AIの隆盛に伴う半導体装置・材料のトレンドと今後の展望 (2026年版) オンライン
2026/3/6 半導体市場の動向と主要メーカーの開発状況 オンライン
2026/3/13 プラズマの基礎特性と半導体成膜、エッチングでの応用技術 オンライン
2026/3/16 半導体市場の動向と主要メーカーの開発状況 オンライン
2026/3/16 クライオエッチングの反応メカニズムと高アスペクト比加工技術 オンライン
2026/3/17 半導体製造ラインの汚染の実態と歩留向上のためのシリコンウェーハ表面汚染防止技術の基礎から最新動向まで 東京都 会場・オンライン
2026/3/17 半導体用レジストの基礎とプロセスの最適化およびEUVリソグラフィ技術・材料の最新動向 オンライン
2026/3/19 半導体封止材用エポキシ樹脂と硬化剤・硬化促進剤の種類・特徴および新技術 オンライン
2026/3/24 チップレット実装における接合技術動向 オンライン
2026/3/26 二次元物質の基礎と半導体デバイスへの応用と展開 オンライン
2026/3/27 半導体製造におけるシリコンウェーハ表面のクリーン化・歩留向上技術および洗浄・乾燥技術 2か月連続セミナー 東京都 会場・オンライン
2026/3/30 プリンテッド有機半導体デバイスの設計・作製方法、応用例、および機械学習の活用 オンライン
2026/4/3 半導体用レジストの基礎とプロセスの最適化およびEUVリソグラフィ技術・材料の最新動向 オンライン
2026/4/10 先端半導体プロセス・チップレットにおける注目技術と特許動向および知財戦略の要点 オンライン
2026/4/14 半導体・電子部品実装現場での静電気 (ESD) 対策 オンライン
2026/4/15 半導体・電子部品実装現場での静電気 (ESD) 対策 オンライン
2026/4/17 半導体製造におけるシリコンウェーハの精密洗浄・乾燥および汚染除去技術の基礎から最新動向まで 東京都 会場・オンライン
2026/4/21 半導体の技術進化と産業構造変化および今後の展望 オンライン
ページのトップヘ

関連する出版物

発行年月
2014/10/31 炭化ケイ素半導体 技術開発実態分析調査報告書 (CD-ROM版)
2014/10/31 炭化ケイ素半導体 技術開発実態分析調査報告書
2013/12/15 パワー半導体 技術開発実態分析調査報告書 (CD-ROM版)
2013/12/15 パワー半導体 技術開発実態分析調査報告書
2013/2/10 酸化物半導体 技術開発実態分析調査報告書 (CD-ROM版)
2013/2/10 酸化物半導体 技術開発実態分析調査報告書
2012/6/15 半導体・液晶パネル製造装置9社 技術開発実態分析調査報告書
2012/6/15 半導体・液晶パネル製造装置9社 技術開発実態分析調査報告書 (CD-ROM版)
2012/4/15 Intel 【米国特許版】 技術開発実態分析調査報告書
2011/11/15 半導体露光装置 技術開発実態分析調査報告書
2010/6/5 半導体技術10社 技術開発実態分析調査報告書
2008/9/1 半導体製造用炭化ケイ素 技術開発実態分析調査報告書 (PDF版)
2008/9/1 半導体製造用炭化ケイ素 技術開発実態分析調査報告書
1999/10/29 DRAM混載システムLSI技術
1992/11/11 VLSI試験/故障解析技術
1990/9/1 LSI樹脂封止材料・技術
1990/6/1 LSI周辺金属材料・技術
1988/10/1 高密度表面実装 (SMT) におけるLSIパッケージング技術
1988/2/1 半導体の故障モードと加速試験
1985/12/1 アナログIC/LSIパターン設計 (Ⅰ)
ページのトップヘ