第1章 プリント基板の耐ノイズ実装設計技術

• 1. 諸元
• 2. 適正な論理素子の選択
  • 2.1 CMOS系IC
  • 2.2 TTL系IC
  • 2.3 ECL系IC
  • 2.4 最適論理素子の選択
• 3. 素子の雑音余裕度
  • 3.1 静的雑音余裕度
  • 3.2 動的雑音余裕度
  • 3.3 総合的な雑音余裕度
• 4. 雑音配分
  • 4.1 単純加算
  • 4.2 統計的雑音配分
• 5. 回路基板内耐ノイズ設計技術
  • 5.1 平行パターン間クロストークノイズ
  • 5.2 電源・アースノイズ
  • 5.3 反射ノイズ、波形歪
  • 5.4 切替動作ノイズ
• 6. 耐ノイズ回路基板特性
  • 6.1 集中定数線路と分布定数線路の取り扱い
  • 6.2 信号パターンの特性インピーダンス
  • 6.3 層間クロストーク
  • 6.4 電源・アース配線
  • 6.5 耐ノイズ回路基板設計技法

第2章 装置内の耐ノイズ実装設計技術

• 1. 電子装置の雑音対策
  • 1.1 ノイズ源の分類
  • 1.2 ノイズ試験規格
• 2. 入出力回路の耐ノイズ設計
  • 2.1 デジタル回路
  • 2.2 アナログ回路
• 3. 基板実装上の耐ノイズ設計
• 4. 電源回路
• 5. アース回路
  • 5.1 アース回路
  • 5.2 多点アース
  • 5.3 実際のシステムでのアース設計

第3章 電子システムの耐ノイズ実装設計技術

• 1. 電子システムのEMC
  • 1.1 EMCとは
  • 1.2 ノイズの種類
  • 1.3 ノイズの伝搬モードと周波数帯域
  • 1.4 ノイズ耐力
• 2. 電源供給系のノイズ対策
  • 2.1 電源の品質とその測定法
  • 2.2 電源ラインのノイズ対策
  • 2.3 電圧変動対策
  • 2.4 電源ラインの雷対策
• 3. 電子システムのグランド
  • 3.1 保安用接地と信号用接地
  • 3.2 グランドの回路方式
  • 3.3 インタフェースとローカル・エリア・ネットワークのグランド
• 4. 静電ノイズ
  • 4.1 静電ノイズとは
  • 4.2 静電対策
  • 4.3 試験法
• 5. インタフェースとローカル・エリア・ネットワークのノイズ対策
  • 5.1 伝送品質
  • 5.2 平衡伝送によるノイズ耐力の向上
  • 5.3 アイソレーション
  • 5.4 ケーブルの誘導妨害対策
  • 5.5 インタフェースとLANの雷対策
  • 5.6 光ファイバ伝送