AI需要の急拡大により、従来の微細化だけでは性能向上が追いつかず、チップレット化とヘテロジニアス・インテグレーションを核とした先端パッケージングが半導体競争の主戦場となっている。本講演では、CoWoSに代表されるシリコンインターポーザから、低コストで大面積化が進むRDLインターポーザ、さらにはガラスコアやSiC基板など次世代候補まで、最新の技術潮流を示す。
　併せて、低Df/Dk絶縁材料、微細VIA形成、ハイブリッドボンディング、パネルレベル化 (PLP) など、性能と歩留まりを左右する要素技術の進展も整理する。日本は装置・材料で圧倒的な強みを持つ一方、インターポーザ量産と先端Assyが空白であり、その解消に向けた戦略、さらにはASE北九州進出 (仮契約) がもたらす国内サプライチェーン強化の可能性について解説を行う。

1. 先端パッケージング総論
   1. 先端パッケージングとは
      1. 微細化限界とAI需要が生んだ必然性
      2. 電気特性・熱特性を左右するパッケージの役割
   2. 業界トレンド
      1. 2D→2.5D→3Dへの進化
      2. チップレット化による設計思想の転換
2. 技術背景:なぜ先端パッケージが必要か
   1. ムーアの法則を超えるAIの計算需要
   2. ロジック-メモリ間帯域の壁
   3. 電力・冷却・信号遅延の課題
3. 主要パッケージ構造の比較
   1. CoWoS-S / R / L の構造
      1. シリコンTSV
      2. RDLインターポーザ
      3. ローカルシリコンインターポーザ (LSI)
   2. Fan-Out, FOWLP, PLP の拡大
   3. 3D積層とハイブリッドボンディング
4. RDLインターポーザの基礎
   1. RDLとは
   2. RDL vs Si インターポーザ
   3. 微細化課題
      • L/S
      • VIA径
      • ワーページなど
5. RDLインターポーザ製造プロセス
   1. フォトリソ/マスクレス露光
   2. 電解/無電解めっき、シード層・UBM
   3. VIA形成
      • フォトVIA
      • レーザVIA
      • ドライエッチ
   4. モールディング、D2W/D2Dハイブリッドボンディング
6. 材料・基板技術の最新動向
   1. 層間絶縁材料:低Dk/Dfの重要性
   2. ガラスコア/ガラスインターポーザ
   3. SiCインターポーザの可能性
   4. 高精度DRYフィルム・PPE材料
7. パネルレベルパッケージ (PLP) と大面積化
   1. 310mm × 310mm → 600mm級への移行
   2. ダイシフト補正とAdaptive Patterning
   3. 歩留まり課題と露光方式の転換 (ステッパー→LDI)
8. チップレット・システム統合技術
   1. UCIeの普及と標準化
   2. ヒートスプレッダ・界面材料 (TIM)
   3. 直接液冷やマイクロ流路の統合
9. 日本の強みとミッシングピース
   1. 装置・材料の圧倒的シェア
   2. 不足している中工程・先端Assy
   3. コンソーシアムの乱立と量産の壁
10. 国内サプライチェーン強化とASE北九州の意義
    1. Assy空白域の解消
    2. JASMとの連携可能性
    3. 車載サプライチェーンとの結合
    4. インターポーザ国産化戦略との整合
11. 今後の技術ロードマップと政策対応
    1. 2030年代の技術方向性
    2. 欧米・アジアの動向
    3. 日本が取るべき産業戦略
• 質疑応答