本セミナーでは、最近の半導体パッケージングで話題となっているFOWLP (Fan-Out Wafer-Level Packaging) とシリコン貫通配線 (TSV) を使った三次元積層型の立体集積回路 (3D-IC) の特徴やそれらに必要とされる技術について分かりやすく説明します。
　最近の傾向は、比較的高い性能に加えてコスト重視でモバイル用途のスタンダードとなったFOWLPと、コストよりも極めて高い性能を優先してHigh-Performance Computingの主役になった3D-ICが融合し、コストと性能の両軸を追求するパッケージング形態が次々と登場しています。そこにムーアの法則の救世主とでも言うべきチップレットの概念が登場し、パッケージング形態がより高度になっています。
　ここではその分類や国内外の最近の取り組みも含め、半導体パッケージング最大の国際会議・ECTCで10年近く委員を務めている経験から来年の傾向なども解説します。

1. 先端半導体パッケージの背景 : FOWLPと3D-ICの比較
2. FOWLP (Fan-Out Wafer-Level Packaging)
   1. FOWLPの概要と歴史
   2. FOWLPの分類 (Die-first, RDL-first, InFO) と特徴
   3. FOWLPの課題
      1. ダイシフト (Die shift)
      2. チップ突き出し (Chip protrusion)
      3. ウエハ反り (Warpage)
   4. FOWLP の研究開発動向
3. 3D-IC (三次元積層型集積回路)
   1. 3D-ICの概要と歴史
   2. 3D-ICの分類
      1. 積層対象による分類 (Wafer-on-Wafer v.s. Chip-on-Wafer)
      2. 積層形態による分類 (Face-to-Face & Back-to-Face)
      3. TSV形成工程による分類
         • Via-MiddleによるTSV形成工程
         • Via-LastによるTSV形成工程
      4. 接合方式による分類
   3. TSV形成技術
      1. 高異方性ドライエッチング (Bosch etch v.s. Non-Bosch etch)
      2. TSVライナー絶縁膜堆積
      3. バリア/シード層形成
      4. ボトムアップ電解めっき
      5. その他のTSV形成技術
   4. チップ/ウエハ薄化技術
   5. テンポラリー接着技術
   6. アセンブリ・接合技術
      1. 微小はんだバンプ接合技術とアンダーフィル
      2. SiO2-SiO2直接接合
      3. Cu-Cuハイブリッドボンディング
      4. 無機異方導電性フィルム (iACF) を用いた接合技術
      5. 液体の表面張力を用いた自己組織化チップ実装技術 (セルフアセンブリ)
4. チップレット
5. 各社の高密度半導体パッケージング技術の開発動向
   1. Sony社の三次元イメージセンサ技術
   2. SK Hynix / Samsung社の三次元DRAM (HBM: High-Bandwidth Memory) 技術
   3. TSMC社の2.5Dシリコンインターポーザ技術
   4. TSMC社のChip-on-Wafer-on-Substrate (CoWoS) 技術
   5. TSMC社のInFO (Integrated Fan-Out) 技術
   6. Intel社のEMIB (Embedded Multi-Die Interconnect Bridge) 技術
   7. Intel社のFoveros技術
6. FOWLPと3D-IC/TSVの融合-国際会議ECTCにおける今年と来年の動向 –
7. おわりに