近年、電力変換における損失を低減するために、パワー半導体 (パワーデバイス) の低損失化が求められている。既存のSiパワーデバイスのさらなる低損失化は非常に困難であり、ワイドギャップ半導体、中でもSiCを用いたパワーデバイスが注目を集めている。SiCショットキーダイオード (SBD) に続き、SiCパワーMOSFETの市販も始まっている。しかし、まだSiCの特性を十分に活かした性能が得られているとは言い難く、MOS界面 (酸化膜/SiC界面) の高品質化が鍵となる。
　本セミナーでは、SiCのMOS界面特性を評価する手法について、そしてこれまでに開発されてきた界面欠陥低減技術について解説する。SiCの種々の結晶面のMOS界面特性についても触れる。Si-MOSデバイスの開発で培われてきた界面評価技術・欠陥低減技術は、SiC-MOSデバイスに対してそのまま適用してもうまくいかない。Siとは異なったSiCのMOS界面への理解を深め、SiCパワーMOSFETの開発に活かしていただきたい。

1. SiCパワーデバイスとMOS界面
   1. SiCについて
   2. MOS界面とデバイス特性
   3. SiCのMOSデバイス作製プロセス
2. SiCのMOS界面評価技術
   1. MOSキャパシタを用いたMOS界面評価法
      1. 容量-電圧 (C-V) 特性の基礎
      2. C-V法 (ターマン法、Hi-Lo C-V法、低温C-V法など)
      3. コンダクタンス法
      4. 熱刺激電流法
   2. MOSFETを用いたMOS界面評価法
      1. チャネル移動度 (実効移動度、電界効果移動度、Hall移動度)
      2. しきい値電圧
      3. チャージポンピング法
      4. パルスIV法
   3. 信頼性試験
      1. TDDB
      2. しきい値電圧シフト
3. SiCのMOS界面欠陥低減技術
   1. ウェット酸化・ウェット再酸化アニール
   2. 水素アニール
   3. NO/N2Oアニール
   4. POCl3アニール
   5. その他の手法
4. SiCパワーMOSデバイスの現状
   1. DMOSFET
   2. トレンチMOSFET
   3. 横型MOSFET
   4. IGBT
5. 最近の学会における話題

• 質疑応答・名刺交換・個別相談