技術セミナー・研修・出版・書籍・通信教育・eラーニング・講師派遣の テックセミナー ジェーピー

RF CMOS回路設計技術

RF CMOS回路設計技術

目次

第1章 無線機受信機

  • 1. 無線受信機の性能
    • 1.1 無線受信機のダイナミックレンジ
    • 1.2 受信機の非線形性
    • 1.3 受信機の雑音指数
  • 2. スーパーヘテロダイン受信方式
  • 3. イメージキャンセルスーパーヘテロダイン受信機
  • 4. ダイレクトコンバージョン (ホモダイン) 受信機
  • 5. Low-IF受信方式
  • 6. その他の幾つかのCMOS受信機のための技術

第2章 RF CMOSデバイスの構造と特性

  • 1. MOSFETの構造と特性
    • 1.1 MOSFETの直流特性
    • 1.2 MOSFETの高周波特性
    • 1.3 MOSFETのアナログ特性
  • 2. MOSFETとバイポーラトランジスタ
    • 2.1 トランスコンダクタンス
    • 2.2 遮断周波数
    • 2.3 雑音特性
    • 2.4 出力容量
  • 3. RF回路用受動素子
    • 3.1 抵抗
      • 3.1.1 拡散層抵抗
      • 3.1.2 ポリシリコン抵抗
      • 3.1.3 金属配線抵抗
    • 3.2 コンデンサ
      • 3.2.1 MOSコンデンサ
      • 3.2.2 ポリシリコン-ポリシリコンコンデンサ
      • 3.2.3 メタル-シリサイドコンデンサ
      • 3.2.4 メタル-メタルコンデンサ (1)
      • 3.2.5 メタル-メタルコンデンサ (2)
    • 3.3 コイル
    • 3.4 バリキャップ
      • 3.4.1 MOS型バリキャップ
      • 3.4.2 ダイオード型バリキャップ

第3章 MOSFETと受動素子の構造とモデル

  • 1. CMOSプロセスの構造
  • 2. 高周波MOSFETモデル
    • 2.1 MOSFETの高周波等価回路モデル
    • 2.2 高周波回路に最適なspiceモデル
    • 2.3 BSIM3を用いたスケーラブルな等価回路モデル
      • 2.3.1 ソース及びドレインの拡散層の面積及び周囲長
      • 2.3.2 ゲート抵抗
      • 2.3.3 ゲート電極-基板寄生容量
      • 2.3.4 チャンネル下のPwell/Nwell抵抗
      • 2.3.5 チャンネル下の基板抵抗 (NMOS下のNwell)
      • 2.3.6 ソース及びドレインの拡散層下のPwell/Nwell抵抗
      • 2.3.7 ゲート電極下の基板抵抗
      • 2.3.8 Pwell/Nwell及びNwell/Psubの寄生容量
    • 2.4 高周波ノイズモデル
  • 3. 抵抗モデル
  • 4. コンデンサモデル
  • 5. コイルモデル
    • 5.1 コイルの等価モデルとQ
    • 5.2 より詳細なコイルの等価回路
  • 6. バリキャップモデル
  • 7. パッケージ・保護素子及びパッドモデル
    • 7.1 パッケージモデル
    • 7.2 保護素子モデル
    • 7.3 パッドモデル

第4章 RF CMOSのコア回路

  • 1. 低雑音増幅器 (LNA)
    • 1.1 インダクタンス整合LNAの実験例
      • 1.1.1 雑音指数 (NF)
      • 1.1.2 利得
      • 1.1.3 入力整合
    • 1.2 その他いくつかのLNAの実験例
  • 2. 高周波混合器 (ミキサ)
  • 3. 電圧制御発振器 (VCO)
    • 3.1 ミキサの原理
    • 3.2 雑音
    • 3.3 共振器内蔵電圧制御発振器の実際
      • 3.3.1 仕様
      • 3.3.2 回路形式
      • 3.3.3 パラメータの設定
      • 3.3.4 測定結果
  • 4. プリスケーラとPLL
    • 4.1 PLLの構成
    • 4.2 PLLの雑音解析
    • 4.3 プリスケーラ
    • 4.4 マルチモジュラスプリスケーラ

第5章 トランシーバチップの実際

  • 1. スーパーへテロダイントランシーバ
  • 2. イメージキャンセルスーパーヘテロダイントランシーバ
  • 3. Low-IFトランシーバ
  • 4. BluetoothにおけるCMOSトランシーバの動向
  • 5. RF CMOS開発の現状

執筆者

株式会社東芝
セミコンダクター社
アナログ・ペリフェラル統括部
通信用アナログLSI担当
参事
伊藤信之

著者略歴

  • 1983年:
    東京理科大学 理学部 卒業
  • 1985年:
    東京理科大学 大学院 理学研究科 修士課程 修了
  • 1996年:
    ルーヴェンカソリック大学 (ベルギー) 工学部電子工学科 客員研究員 (2年間)
  • 1985年から:
    株式会社東芝 超LSI研究所、ULSI研究所、マイクロエレクトロニクス研究所を経て、現在に至る

出版社

お支払い方法、返品の可否は、必ず注文前にご確認をお願いいたします。

お問い合わせ

本出版物に関するお問い合わせは tech-seminar.jpのお問い合わせからお願いいたします。
(出版社への直接のお問い合わせはご遠慮くださいませ。)

体裁・ページ数

B5判 156ページ

発行年月

2002年6月

販売元

tech-seminar.jp

価格

49,800円 (税別) / 54,780円 (税込)