技術セミナー・研修・出版・書籍・通信教育・eラーニング・講師派遣の テックセミナー ジェーピー
Verilogのセミナー・研修・出版物
FPGA設計の基礎とVerilog HDLによる回路設計への応用および設計トラブル未然防止
2026年8月24日(月) 10時00分
～
16時00分
オンライン 開催
本セミナーでは、FPGAの構成や設計フロー、トップダウン設計・状態遷移設計のポイント、メタステーブルや非同期設計などのトラブル対策を解説いたします。
また、組み合わせ回路・順序回路の基礎を踏まえ、Verilog HDLの実践的な記述方法、アップダウンカウンタ設計演習を通じて、Quartus Prime、ModelSim等の設計・検証ツールの活用法を解説いたします。
