四柳 浩之
経歴
- 1993年3月 大阪大学 工学部 応用物理学 卒業
- 1998年3月 大阪大学 工学研究科 応用物理学 修了
- 1998年4月〜2003年 徳島大学 工学部 助手
- 2003年12月〜2005年 徳島大学 工学部 講師
- 2005年6月〜2007年 徳島大学 工学部 助教授
- 2007年4月〜2016年3月 徳島大学 大学院・ソシオテクノサイエンス研究部 准教授
- 2016年4月〜2017年3月 徳島大学 大学院 理工学研究部 准教授
- 2017年4月〜2024年12月 徳島大学 大学院 社会産業理工学研究部 准教授
- 2025年1月〜 徳島大学 大学院 社会産業理工学研究部 教授
学協会
- IEEE
- エレクトロニクス実装学会
- 電子情報通信学会
受賞
- 2006年3月 THE TEACHER OF THE YEAR,徳島大学 工学部
- 2009年3月 THE TEACHER OF THE YEAR, 徳島大学 工学部
- 2011年6月 Best Paper Award, Possibility of Logical Error Caused by Open Defects in TSVs, International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC)
- 2012年8月 第153回システムLSI設計技術研究会優秀発表学生賞, テストデータ量削減のための反転信号シフト型 BAST 構成とテストパターン生成法, 社団法人情報処理学会 システムLSI設計技術研究会
- 2013年3月 第31回エレクトロニクス実装学会春季講演大会研究奨励賞, 電荷注入回数によるIC間配線の試験回路, 社団法人 エレクトロニクス実装学会
- 2014年11月 Young Researcher Award, Threshold Value Estimation of Electrical Interconnect Tests with Scan FFs, IEEE CPMT Symposium Japan 2014
- 2016年11月 第3回研究会若手優秀講演賞, 論理値割当隣接線の選択による断線故障用テスト生成時間の削減, 電子情報通信学会 ディペンダブルコンピューティング研究専門委員会
- 2017年8月 システムLSI設計技術研究会2016年度 優秀発表学生賞, 微小遅延故障テストのためのTDC組込み型スキャンFFの設計について, 情報処理学会 SLDM研究会
- 2018年3月 第31回エレクトロニクス実装学会春季講演大会, 電荷注入回数によるIC間配線の試験回路, 社団法人 エレクトロニクス実装学会
- 2018年10月 Best Paper Award, Fault – aware page address remapping techniques for enhancing yield and reliability of flash memories, The 26th IEEE Asian Test Symposium
- 2018年12月 第5回研究会若手優秀講演賞, TDC組込み型バウンダリスキャンにおける遅延付加部のリオーダによる配線長の低減, 電子情報通信学会 ディペンダブルコンピューティング研究専門委員会
- 2019年6月 Best Paper Award, On Design and Evaluation of a TDC Cell Embedded in the Boundary Scan Circuit for Delay Fault Testing of 3D ICs, International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC)
- 2021年4月 教養教育賞, 教養教育 (一般教養教育科目群) , 徳島大学
- 2022年2月 IEEE CASS Shikoku Chapter Best Paper Award, Open Defect Detection Not Utilizing Boundary Scan Flip – Flops in Assembled Circuit Boards, IEEE CASS Shikoku Chapter
- 2022年6月 2022アカデミックプラザ賞, 遅延故障検査容易化バウンダリスキャンにおける観測対象判別回路による検査時間短縮, 社団法人 エレクトロニクス実装学会