技術セミナー・研修・出版・書籍・通信教育・eラーニング・講師派遣の テックセミナー ジェーピー

チップレット実装におけるテスト・接続評価技術の最新動向

チップレット実装におけるテスト・接続評価技術の最新動向

オンライン 開催
関連するセミナー・出版物
本セミナーは終了いたしました。
セミナーの再開催を依頼する 関連するセミナー・出版物を探す

概要

本セミナーでは、チップレット実装における電子回路テストの概要からバウンダリスキャンやウェーハプローブテスト技術、新たなTSVの接合・接続評価技術などについて詳しく解説いたします。

開催日

  • 2025年7月18日(金) 13時00分 ～ 16時30分

修得知識

  • 電子回路テストの基礎知識
  • チップレットの概要
  • チップレットテストの考え方と動向
  • バウンダリスキャンの基礎知識
  • チップレットテスト規格IEEE 1838
  • TSV接続障害回避技術とUCIe規格
  • アナログバウダリスキャンによるTSV接続の新しい評価技術

プログラム

　チップレットは多数のチップを1パッケージに集積する技術であり、従来からのチップ単体テスト手法だけでなく、チップレットのための新たなテスト手法が必要となる。
　本講座では電子回路テストの基礎技術を紹介したうえで、チップレットの概要、チップレットテストの考え方、真のKGD (Known Good Die) 選別のためのテスト手法、ウェーハプローブの課題と最新動向、インターポーザのテスト、システムレベルテスト、SDC (サイレントデータ破損) 、チップレット相互接続テストのためのバウンダリスキャンとIEEE 1838規格、TSV接続障害リペア方式とUCIe規格、ハイブリッドボンディングなど超狭ピッチTSV接続を評価するための新たな計測方法などを紹介する。

  1. はじめに
    1. 講師紹介
    2. 富士通の大型計算機のテクノロジーとテスト技術
    3. バウンダリスキャンの採用と普及活動
  2. チップレットの概要
    1. チップレットとは
    2. なぜ、今チップレットなのか
    3. ムーア則とスケーリング則
    4. チップレットの効果
    5. チップレットの適用事例
    6. チップレット実装の例
    7. インターポーザの動向
    8. インターポーザの事例
  3. チップレットテストの動向
    1. チップレット集積のテストフロー
    2. KGD (Known Good Die) の重要性
    3. ウェーハプローブテスト
    4. 真のKGD選別とIntelの戦略
    5. 積層ダイテストとファイナルテスト
    6. システムレベルテストSLT
    7. ICの構造テストと機能テスト
    8. ATEとSLTのテストメカニズム
    9. サイレントデータ破損 (Silent Data Corruptions)
    10. インターポーザのテスト (接触方式と非接触方式)
    11. TSMCのPGD (Pritty-Good-Die) テスト
    12. EBテスタとCMOS容量イメージセンサによる非接触テスト
  4. チップレット間のインターコネクションテスト
    1. チップレットは小さな実装ボード
    2. 実装ボードの製造試験工程
    3. 実装ボードやチップレットの機能テストと構造テスト
    4. バウンダリスキャンの基礎知識
    5. IEEE 1149.1バウンダリスキャンテスト回路
    6. バウンダリスキャンテストによるはんだ接続不良検出動作例
    7. オープンショートテストパターン
    8. ロジック-メモリ間のインターコネクションテスト
    9. チップレットテスト規格IEEE 1838とチップ間相互接続テスト
    10. チップ積層後のIEEE 1838 FPPによる各チップの機能テスト
    11. チップ積層後のTSV接続障害復旧方式とUCIe規格
    12. Structural Test 〜ボードテストとICテストでの違い〜
    13. ポストボンドテスト方式の学会発表例
    14. TSMCのチップレットテスト事例
    15. 策定中のチップレット規格IEEE P3405 Chiplet Interconnect Test & Repair
    16. 進化するバウンダリスキャン関連規格
  5. TSVの接続品質評価技術
    1. 3D-ICのチップ間接続の高密度化と課題
      • TSV
      • ハイブリッドボンディング
    2. TSV接合での欠陥と相互接続障害
    3. 従来評価技術の問題点
      • デイジーチェイン
      • ケルビン計測
    4. X線CT画像によるTSV接続評価と課題
    5. TSV接続評価時のアウトライヤ検出の重要性
    6. TSVの個別抵抗計測による効果
    7. アナログバウンダリスキャンIEEE 1149.4による精密微少抵抗個別計測
    8. 従来のIEEE 1149.4標準抵抗計測法の問題点と解決案
    9. 真のTSV個別4端子計測法の実現
    10. TSV計測回路の3D-ICへの実装例
    11. 新評価方式の適用提案
    • 質疑応答
ページのトップヘ

講師

  • 亀山 修一 氏
    愛媛大学 大学院 理工学研究科
    客員教授
ページのトップヘ

主催

サイエンス＆テクノロジー 株式会社
お支払い方法、キャンセルの可否は、必ずお申し込み前にご確認をお願いいたします。

お問い合わせ

本セミナーに関するお問い合わせは tech-seminar.jpのお問い合わせからお願いいたします。
(主催者への直接のお問い合わせはご遠慮くださいませ。)

受講料

1名様
: 34,400円 (税別) / 37,840円 (税込)
複数名
: 22,500円 (税別) / 24,750円 (税込)

複数名受講割引

  • 2名様以上でお申込みの場合、1名あたり 22,500円(税別) / 24,750円(税込) で受講いただけます。
    • 1名様でお申し込みの場合 : 1名で 34,400円(税別) / 37,840円(税込)
    • 2名様でお申し込みの場合 : 2名で 45,000円(税別) / 49,500円(税込)
    • 3名様でお申し込みの場合 : 3名で 67,500円(税別) / 74,250円(税込)
  • 同一法人内 (グループ会社でも可) による複数名同時申込みのみ適用いたします。
  • 請求書は、代表者にご送付いたします。
  • 請求書および領収書は1名様ごとに発行可能です。
    申込みフォームの通信欄に「請求書1名ごと発行」とご記入ください。
  • 他の割引は併用できません。
  • サイエンス&テクノロジー社の「2名同時申込みで1名分無料」価格を適用しています。

アカデミー割引

教員、学生および医療従事者はアカデミー割引価格にて受講いただけます。

  • 1名様あたり 10,000円(税別) / 11,000円(税込)
  • 企業に属している方(出向または派遣の方も含む)は、対象外です。
  • お申込み者が大学所属名でも企業名義でお支払いの場合、対象外です。

ライブ配信セミナーについて

  • 本セミナーは「Zoom」を使ったライブ配信セミナーとなります。
  • お申し込み前に、 Zoomのシステム要件 と テストミーティングへの参加手順 をご確認いただき、 テストミーティング にて動作確認をお願いいたします。
  • 開催日前に、接続先URL、ミーティングID​、パスワードを別途ご連絡いたします。
  • セミナー開催日時に、視聴サイトにログインしていただき、ご視聴ください。
  • セミナー資料は郵送にて前日までにお送りいたします。
  • 開催まで4営業日を過ぎたお申込みの場合、セミナー資料の到着が、開講日に間に合わない可能性がありますこと、ご了承下さい。
    ライブ配信の画面上でスライド資料は表示されますので、セミナー視聴には差し支えございません。
    印刷物は後日お手元に届くことになります。
  • ご自宅への書類送付を希望の方は、通信欄にご住所・宛先などをご記入ください。
  • タブレットやスマートフォンでも受講可能ですが、機能が制限される場合があります。
  • ご視聴は、お申込み者様ご自身での視聴のみに限らせていただきます。不特定多数でご覧いただくことはご遠慮下さい。
  • 講義の録音、録画などの行為や、権利者の許可なくテキスト資料、講演データの複製、転用、販売などの二次利用することを固く禁じます。
  • Zoomのグループにパスワードを設定しています。お申込者以外の参加を防ぐため、パスワードを外部に漏洩しないでください。
    万が一、部外者が侵入した場合は管理者側で部外者の退出あるいはセミナーを終了いたします。
本セミナーは終了いたしました。
セミナーの再開催を依頼する
ページのトップヘ

これから開催される関連セミナー

開始日時 会場 開催方法
2025/11/18 リソグラフィ技術・レジスト材料の基礎と微細化・高解像度に向けた応用技術、今後の展望および半導体産業の位置付けと未来 オンライン
2025/11/20 フォノンエンジニアリングの基礎と半導体熱マネジメント技術 オンライン
2025/11/21 半導体洗浄技術 2セミナーセット オンライン
2025/11/21 半導体ウェット洗浄・乾燥技術と最先端技術 オンライン
2025/11/21 半導体の製造プロセスと半導体用材料の基礎入門 オンライン
2025/11/25 高性能有機半導体の分子設計・合成・評価とデバイス作製・応用展開 オンライン
2025/11/25 DX/AI時代のエレクトロニクス・半導体実装技術 最新パッケージ技術とチップレット集積の課題と展望 オンライン
2025/11/25 半導体の製造プロセスと半導体用材料の基礎入門 オンライン
2025/11/26 半導体後工程・パッケージング技術の基礎、各製造プロセス技術と今後のトレンド オンライン
2025/11/27 パネルレベルパッケージ (PLP) の最新動向と基板、材料の開発 オンライン
2025/11/28 半導体パッケージ技術の進化とそれを支える要素技術 オンライン
2025/12/3 プラズマエッチングにおけるプロセス不良発生の検出とプラズマ耐性材料の評価技術 オンライン
2025/12/5 半導体製造におけるドライ/ウェットエッチング技術の基礎・応用と最新動向 東京都 会場
2025/12/8 半導体パッケージの接合部における各種試験評価、分析解析技術とその応用 オンライン
2025/12/8 PFAS (有機フッ素化合物) 規制の動向と半導体産業への影響 オンライン
2025/12/10 SiC半導体ウェハの欠陥制御と検出、評価技術 オンライン
2025/12/10 半導体デバイスの故障メカニズムと信頼性試験・寿命予測 オンライン
2025/12/11 SiCパワー半導体の最新動向とSiC単結晶ウェハ製造の技術動向 オンライン
2025/12/11 半導体デバイスの故障メカニズムと信頼性試験・寿命予測 オンライン
2025/12/12 プラズマエッチングにおけるプロセス不良発生の検出とプラズマ耐性材料の評価技術 オンライン
ページのトップヘ

関連する出版物

発行年月
2024/12/27 次世代高速・高周波伝送部材の開発動向
2024/11/13 世界のチップレット・先端パッケージ 最新業界レポート
2024/9/13 世界のAIデータセンターを支える材料・デバイス 最新業界レポート
2024/6/19 半導体・磁性体・電池の固/固界面制御と接合・積層技術
2024/4/30 次世代半導体用の難加工結晶材料のための超精密加工技術
2024/2/26 EUV (極端紫外線) 露光装置 技術開発実態分析調査報告書
2024/2/26 EUV (極端紫外線) 露光装置 技術開発実態分析調査報告書 (CD-ROM版)
2023/9/29 先端半導体製造プロセスの最新動向と微細化技術
2023/4/28 次世代半導体パッケージの最新動向とその材料、プロセスの開発
2022/11/29 半導体製造プロセスを支える洗浄・クリーン化・汚染制御技術
2022/10/31 半導体製造におけるウェット/ドライエッチング技術
2022/6/17 2022年版 電子部品市場・技術の実態と将来展望
2022/6/13 パワー半導体〔2022年版〕 (CD-ROM版)
2022/6/13 パワー半導体〔2022年版〕
2021/11/12 レジスト材料の基礎とプロセス最適化
2021/6/18 2021年版 電子部品・デバイス市場の実態と将来展望
2020/7/17 2020年版 電子部品・デバイス市場の実態と将来展望
2019/7/19 2019年版 電子部品・デバイス市場の実態と将来展望
2018/3/20 レジスト材料・プロセスの使い方ノウハウとトラブル解決
2018/1/10 SiC/GaNパワーエレクトロニクス普及のポイント
ページのトップヘ