技術セミナー・研修・出版・書籍・通信教育・eラーニング・講師派遣の テックセミナー ジェーピー

チップレット実装のテスト、評価技術

チップレット実装のテスト、評価技術

～チップレット集積に向けた動向、求められる材料、パッケージ、接合、評価技術～
オンライン 開催
関連するセミナー・出版物
本セミナーは終了いたしました。
セミナーの再開催を依頼する 関連するセミナー・出版物を探す

概要

本セミナーでは、チップレットについて基礎から解説し、チップレット集積技術、最新動向から 新たなテストの考え方や手法、規格について詳解いたします。

開催日

  • 2025年2月12日(水) 12時30分 ～ 16時30分

修得知識

  • チップレットの概要
  • チップレットテストの動向と考え方
  • チップレット標準テスト規格IEEE 1838とバウンダリスキャン
  • TSV 接続障害回避技術とUCIeリペア規格
  • アナログバウンダリスキャンによるTSVの新たな評価技術

プログラム

　チップレットは多数のチップを1パッケージに集積する技術であり、従来のチップ単体テスト手法だけでは不十分となり、新たなテストの考え方やテスト手法が必要となる。チップレット集積回路の歩留まりは、チップ集積前のKGD保証に大きく依存するで、その考え方やテスト手法を紹介する。パッケージ内の多数のチップ間のインターコネクションテストはチップ単体のテストにはない概念であり、チップレットテストのために新たに制定されたテスト規格IEEE1838を紹介する。なおIEEE1838規格はバウンダリスキャンテスト規格IEEE1149.1をベースとしているのでこれについても解説する。さらにチップ積層後の各チップの機能テスト手法を紹介する。最後に3D-ICにおけるチップ間3D接続のためのTSVやハイブリッドボンディングは益々高密度化が進み、デイジーチェインなどの従来評価方法では限界がある。そこで、アナログバウダリスキャン技術を応用した新たな3D接続評価技術を紹介する。

  1. はじめに
    1. 講師Biography
    2. 富士通の大型計算機のテクノロジーとテスト技術のあゆみ
    3. バウンダリスキャン普及活動
  2. チップレットの概要
    1. チップレットとは
    2. なぜ、今チップレットなのか
    3. ムーア則とスケーリング則
    4. チップレットの効果
    5. チップレットの適用事例
    6. チップレット実装の例
    7. インターポーザの動向
  3. チップレットテストの動向
    1. チップレット集積のテスト工程
    2. KGD選別の重要性
    3. Pre-Bond Test とウェーハプローバ
    4. インターポーザのテスト
    5. システムレベルテストSLT
    6. ICの機能テストと構造テスト
    7. ATEとSLTのテストメカニズム
    8. サイレントデータ破損 ( Silent Data Corruptions)
    9. Intelにおける「真のKGD選別」のためのテスト戦略
  4. チップレット間のインターコネクションテスト
    1. チップレットは小さな実装ボード
    2. 実装ボードの製造試験工程
    3. 実装ボードやチップレットの機能テストと構造テスト
    4. バウンダリスキャンとは
    5. IEEE 1149.1 バウンダリスキャンテスト回路
    6. バウンダリスキャンテストによるはんだ接続不良検出動作例
    7. オープンショートテストパターン
    8. ロジック-メモリ間のインターコネクションテスト
    9. チップレットのためのテスト規格IEEE 1838
    10. チップ積層後のIEEE 1838 FPP による各チップの機能テスト
    11. チップ積層後のTSV 接続障害復旧方式
    12. UCIe規格でのTSV リペア方式
    13. TSMCのチップレットテスト事例
  5. TSVの接続品質評価技術
    1. 3D-ICのチップ間接続 (TSV, ハイブリッドボンディング) の高密度化と課題
    2. TSV 接合での欠陥と相互接続障害
    3. 従来評価技術の問題点
      • デイジーチェイン
      • ケルビン計測
    4. TSV 評価時のアウトライヤ検出の重要性
    5. TSV の個別抵抗計測による効果
    6. アナログバウンダリスキャンIEEE 1149.4による精密微少抵抗計測
    7. 従来のIEEE 1149.4 標準抵抗計測法の問題点と解決案
    8. IEEE 1149.4 標準抵抗計測法の改善で真の4端子計測法の実現
    9. TSV個別精密微少抵抗計測回路の3D-IC への実装例
    10. 提案回路の検証実験結果
    11. 提案回路のLSIへの実装 (配置配線) 事例
    12. 提案回路の適用シーン案と期待効果
  6. まとめ
  7. Q & A
    • 質疑応答
ページのトップヘ

講師

  • 亀山 修一 氏
    愛媛大学 大学院 理工学研究科
    客員研究員
ページのトップヘ

主催

株式会社 技術情報協会
お支払い方法、キャンセルの可否は、必ずお申し込み前にご確認をお願いいたします。

お問い合わせ

本セミナーに関するお問い合わせは tech-seminar.jpのお問い合わせからお願いいたします。
(主催者への直接のお問い合わせはご遠慮くださいませ。)

受講料

1名様
: 45,000円 (税別) / 49,500円 (税込)
複数名
: 40,000円 (税別) / 44,000円 (税込)

複数名同時受講割引について

  • 2名様以上でお申込みの場合、1名あたり 40,000円(税別) / 44,000円(税込) で受講いただけます。
    • 1名様でお申し込みの場合 : 1名で 45,000円(税別) / 49,500円(税込)
    • 2名様でお申し込みの場合 : 2名で 80,000円(税別) / 88,000円(税込)
    • 3名様でお申し込みの場合 : 3名で 120,000円(税別) / 132,000円(税込)
  • 同一法人内による複数名同時申込みのみ適用いたします。
  • 請求書は、代表者にご送付いたします。
  • 他の割引は併用できません。

アカデミック割引

  • 1名様あたり 30,000円(税別) / 33,000円(税込)

日本国内に所在しており、以下に該当する方は、アカデミック割引が適用いただけます。

  • 学校教育法にて規定された国、地方公共団体、および学校法人格を有する大学、大学院、短期大学、附属病院、高等専門学校および各種学校の教員、生徒
  • 病院などの医療機関・医療関連機関に勤務する医療従事者
  • 文部科学省、経済産業省が設置した独立行政法人に勤務する研究者。理化学研究所、産業技術総合研究所など
  • 公設試験研究機関。地方公共団体に置かれる試験所、研究センター、技術センターなどの機関で、試験研究および企業支援に関する業務に従事する方
  • 支払名義が企業の場合は対象外とさせていただきます。
  • 企業に属し、大学、公的機関に派遣または出向されている方は対象外とさせていただきます。

ライブ配信セミナーについて

  • 本セミナーは「Zoom」を使ったライブ配信セミナーとなります。
  • お申し込み前に、 視聴環境 と テストミーティングへの参加手順 をご確認いただき、 テストミーティング にて動作確認をお願いいたします。
  • 開催日前に、接続先URL、ミーティングID​、パスワードを別途ご連絡いたします。
  • セミナー開催日時に、視聴サイトにログインしていただき、ご視聴ください。
  • ご自宅への書類送付を希望の方は、通信欄にご住所・宛先などをご記入ください。
  • タブレットやスマートフォンでも受講可能ですが、機能が制限される場合があります。
  • ご視聴は、お申込み者様ご自身での視聴のみに限らせていただきます。不特定多数でご覧いただくことはご遠慮下さい。
  • 講義の録音、録画などの行為や、権利者の許可なくテキスト資料、講演データの複製、転用、販売などの二次利用することを固く禁じます。
  • Zoomのグループにパスワードを設定しています。お申込者以外の参加を防ぐため、パスワードを外部に漏洩しないでください。
    万が一、部外者が侵入した場合は管理者側で部外者の退出あるいはセミナーを終了いたします。
本セミナーは終了いたしました。
セミナーの再開催を依頼する
ページのトップヘ

これから開催される関連セミナー

開始日時 会場 開催方法
2025/3/26 次世代パワー半導体とパワーデバイスの結晶欠陥評価技術 オンライン
2025/3/27 半導体製造装置の基礎・トレンドと今後の展望 (2025年版) オンライン
2025/3/28 半導体製造における後工程・実装・設計の基礎・入門講座 オンライン
2025/3/28 半導体封止材の設計・開発とその技術および市場動向 オンライン
2025/3/28 シリコン・パワー半導体におけるCMPの技術動向 オンライン
2025/3/28 シリコン半導体・パワー半導体への実用化に向けたCMP技術の最新動向 オンライン
2025/3/28 半導体市場の動向と日本のあるべき姿 オンライン
2025/3/31 半導体デバイスで良品を作るためのクリーン化技術 オンライン
2025/3/31 半導体デバイス製造工程の基礎 オンライン
2025/3/31 漏れのメカニズムとシールの効果的使い方およびシールトラブル対策 オンライン
2025/3/31 世界の半導体市場の動向と開発状況 オンライン
2025/4/3 半導体、回路基板、電子機器における各種部材トラブルのメカニズム、対策、解析 オンライン
2025/4/4 シリコン半導体・パワー半導体への実用化に向けたCMP技術の最新動向 オンライン
2025/4/8 半導体パッケージ基板における「層間絶縁」材料および実装、その評価 オンライン
2025/4/10 半導体ウェハの製造プロセスと欠陥制御技術 オンライン
2025/4/11 半導体パッケージの基礎と将来展望 オンライン
2025/4/14 半導体分野を革新するめっき技術 オンライン
2025/4/15 半導体デバイス製造工程の基礎 オンライン
2025/4/16 ヒートシールのくっつくメカニズムと不具合対策、品質評価 オンライン
2025/4/23 初めてのはんだ付け 東京都 会場・オンライン
ページのトップヘ

関連する出版物

発行年月
2014/10/31 炭化ケイ素半導体 技術開発実態分析調査報告書
2014/10/31 炭化ケイ素半導体 技術開発実態分析調査報告書 (CD-ROM版)
2013/12/15 パワー半導体 技術開発実態分析調査報告書 (CD-ROM版)
2013/12/15 パワー半導体 技術開発実態分析調査報告書
2013/2/10 酸化物半導体 技術開発実態分析調査報告書 (CD-ROM版)
2013/2/10 酸化物半導体 技術開発実態分析調査報告書
2012/6/15 半導体・液晶パネル製造装置9社 技術開発実態分析調査報告書
2012/6/15 半導体・液晶パネル製造装置9社 技術開発実態分析調査報告書 (CD-ROM版)
2012/4/15 Intel 【米国特許版】 技術開発実態分析調査報告書
2011/11/15 半導体露光装置 技術開発実態分析調査報告書
2010/6/5 半導体技術10社 技術開発実態分析調査報告書
2010/3/1 シリコーン製品市場の徹底分析
2008/9/1 半導体製造用炭化ケイ素 技術開発実態分析調査報告書 (PDF版)
2008/9/1 半導体製造用炭化ケイ素 技術開発実態分析調査報告書
2005/5/13 BGA・CSP・フリップチップはんだ接合部の加速試験と信頼性評価法
1999/10/29 DRAM混載システムLSI技術
1993/4/1 はんだ接続の高信頼性化技術とその評価
1992/11/11 VLSI試験/故障解析技術
1990/9/1 LSI樹脂封止材料・技術
1990/6/1 LSI周辺金属材料・技術
ページのトップヘ